Tema 3 Circuitos Combinatorios 2008 BYN

Circuitos Combinatorios
Circuitos Combinatorios
Introducci
Introducci
n a los Sistemas
n a los Sistemas
L
L
gicos y Digitales
gicos y Digitales
2008
2008
Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008
Circuitos Combinatorios Circuitos Combinatorios
COMPUERTA AND
(4 AND 2)
BUFFER..!!!
DE MORGAN
PRESENTE!!
Ejemplo: 74HC08
0 1 0 1 0 1
1 1 1 1 0 0
0 1 0 1 0 0
A
B
Y
t
t
t
COMPUERTA NAND
(4 NAND 2)
BUFFER..!!!
DE MORGAN
PRESENTE!!
Ejemplo: 74HC00
0 1 0 1 0 1
1 1 1 1 0 0
1 0 1 0 1 1
A
B
Y
t
t
t
COMPUERTA NOR (4 NOR 2)
DE MORGAN
PRESENTE!!
Ejemplo: 74HC02
0 1 1 1 0 1
1 1 0 1 0 0
0 0 0 0 1 0
A
B
Y
t
t
t
BUFFER..!!!
COMPUERTA OR
(4 OR 2)
Ejemplo: 74HC32
0 1 1 1 0 1
1 1 0 1 0 0
1 1 1 1 0 1
A
B
Y
t
t
t
BUFFER..!!!
DE MORGAN
PRESENTE!!
COMPUERTA NOT
(6 NOT)
Ejemplo: 74HC04
0 1 1 1 0 1
1 0 0 0 1 0
A
Y
t
t
BUFFER..!!!
DE MORGAN
PRESENTE!!
COMPUERTA OR-Exclusiva
(4 OR-EX. 2) Ejemplo: 74HC86
Y = A B + A B
BUFFER..!!!
DE MORGAN
PRESENTE!!
0 1 1 1 0 1
1 1 0 1 0 0
1 0 1 0 1 1
A
B
Y
t
t
t
VELOCIDAD DE RESPUESTA
CONSIDERACIONES GENERALES
En general por simplicidad en el anlisis del comportamiento de
dispositivos digitales se considera que las seales de entrada y salida
de los mismos son ondas cuadradas de valores 0, 1 y Z
(alta impedancia).
En realidad, la respuesta real es una seal cuya forma de onda dista de
ser una onda cuadrada con borde abruptos.
La respuesta de la mayora de los dispositivos digitales es una onda que
tarda un cierto tiempo en subir y bajar entre dos niveles de tensin
( corriente) que pueden variar segn las condiciones de operacin.
Incluso puede haber oscilaciones producto de desadaptacin de cargas,
fluctuacin del nivel de continua por ruido, etc.
Por simplicidad, por ahora slo se considerar que la respuesta en la
amplitud de todo circuito digital ser binaria (slo 0 y 1) y la
limitacin en la velocidad de respuesta contemplar slo un valor de
tiempo de retardo igual para cualquier compuerta simple (AND, OR, NOR,
NOT, NAND, etc.) salvo que se especifique lo contrario.
A
B
C
A
B
C
A
B
C

= retardo
A
B
C

t
t
t
t
t
t

REPRESENTACIN
SIMPLIFICADA DE
LOS RETARDOS
A
B
C
= retardo
A
B
C
t
t
t
D
E
D
E
t
t
Los retardos son acumulativos.
En este caso existe una cascada de retardos debido a la respuesta
temporal de cada componente.
COMPUERTAS REALES
A
B
C
A
B
C

= retardo
t
t
t

Las formas de onda de tensin en compuertas pueden aproximarse
mejor si se considera el tiempo de subida (rise time) y el de bajada
(fall time) con un valor diferente de cero.
Generalmente, en las hojas de datos de los dispositivos suele utilizarse
este tipo de simplificacin.
En cambio, en los software de simulacin suele emplearse una
representacin mas burda como la de considerar nulos estos tiempos.
REPRESENTACIN MAS
REAL DE LOS RETARDOS
REPRESENTACIN
UTILIZADA EN LAS
HOJAS DE DATOS DE
LOS FABRICANTES
Esta representacin es la que aparece por ejemplo en un circuito integrado
74HCT04 (sextuple inversor) del fabricante Philips donde se especifican
dos tiempos diferentes de retardo:
-> Los de retardo de propagacin de la seal de salida: t
PHL
y t
PLH
(donde
t
PHL
es el tiempo de retardo cuando la salida pasa de H a L y viceversa)
.
-> Los de bajada y subida de la seal de salida: t
THL
y t
TLH
respectivamente.
Aparecen niveles de tensin
en vez de 0 y 1 L y H
MULTIPLEXORES (MUXs)
CLASIFICACIN:
ANALGICOS: Empleados generalmente
junto con conversores
analgico-digitales como
llaves selectoras.
DIGITALES: Aceptan slo seales
digitales.
APLICACIONES:
SELECTOR DE SEALES
GENERACIN DE FUNCIONES LGICAS
MULTIPLEXORES
.
.
.
.
.
.
Entradas de
seleccin
E
n
t
r
a
d
a

s

d
e

d
a
t
o
s
Salida
(n bits)
K = 2
n
bits
Entradas de
seleccin
(n bits)
Salidas
de m bits
Entradas
de m bits
GRUPO 0
Entradas
de m bits
GRUPO 1
Entradas
de m bits
GRUPO (K-1)
Hay K grupos
de entradas
de datos de m
bits cada uno,
donde: 2
n
= K
M
U
X
K:1
M
U
X
K:1
MUX Simple
MUX Generalizado
de ancho de bus = m
Circuitos Combinatorios Circuitos Combinatorios MULTIPLEXORES
Construccin de MUX 4:1 convencional con compuertas simples
NOTA: En familias lgicas se ver como implementar un MUX con
tecnologa CMOS mas compacto (emplea compuertas pass-gate)
MUX 4:1
MULTIPLEXORES
GENERADOR DE FUNCIONES LGICAS
m0
m1
m2
m3
A
B
Z = Funcin de (A,B)
Si m0 = 1 Z=1 cuando AB=00
Z = (mintrminos de A, B)
EJEMPLO: Si m0=m1=1 y m2=m3=0 Z = /A /B + /A B = /A
MUX 4:1
MULTIPLEXORES
EJEMPLO: 74HC151
Este multiplexer es
digital.
Tiene dos salidas, una
normal y la otra negada.
Una entrada adicional de
habilitacin sirve para
anular la funcin de
seleccin de entradas.
MULTIPLEXORES
EJEMPLO: 74HC151
MULTIPLEXORES
EJEMPLO: MULTIPLEXOR COMO SELECTOR DE SEALES
Las lneas de seleccin del MUX sirven para elegir que seal de reloj
va a salir por el mismo.
Esquemtico obtenido
de uno de los circuitos
internos que emplean
varios productos de
lgica programable
de la empresa Xilinx
para posibilitar la
divisin interna de la
seal de reloj externa
(Global clock).
LLAVES (SWITCHES)
ANALGICAS EJEMPLO: CD74HC4316
En este ejemplo el chip tiene 4 llaves analgicas comandadas digitalmente
en forma separada pudiendo manejar seales de +/- Vcc en la entrada
siendo la entrada digital de 0 a Vcc.
EJEMPLO: CD74HC4316
LLAVES (SWITCHES)
ANALGICAS
Tanto las llaves como los MUXs
analgicos CMOS tienen valores de Ron
importantes que dependen de las
tensiones de entrada, de alimentacin,
temperatura, etc. adems de generarse
crosstalk, etc.
MULTIPLEXORES ANALGICOS
EJEMPLO: 74HC4067
Este MUX admite seales analgicas.
Es bidireccional, es decir, puede
usarse como DeMUX.
MULTIPLEXORES ANALGICOS
EJEMPLO: 74HC4067
La diferencia con las llaves analgicas reside en que aqu se agrega
el circuito digitale de decodificacin de las entradas.
DeMULTIPLEXORES
.
.
.
.
.
.
Entradas de
seleccin
S
a
l
i
d
a
s

s

d
e

d
a
t
o
s
Entrada
(n bits)
K = 2
n
bits
Entradas de
seleccin
(n bits)
Entradas
de m bits
Salidas
de m bits
GRUPO 0
Salidas
de m bits
GRUPO 1
Salidas
de m bits
GRUPO K-1
Hay K grupos
de salidas
de datos de m
bits cada uno,
donde: 2n = K
D
e
M
U
X
K:1
D
e
M
U
X
K:1
DeMUX Simple
DeMUX Generalizado
de ancho de bus = m
DeMULTIPLEXORES
DeMUX 4:1
DeMUX - Decodificador
74HC138
A
2
, A
1
, A
0
son
entradas de seleccin
O
0
a O
7
son salidas
activas en bajo.
Como DeMUX la
entrada es por ej.
/E
1
con /E
2
en 0 y
E
3
en 1.
Como Decodificador
las entradas deben
estar: E
3
= 1 y
/E
1
= /E
2
= 0
NOTA: pueden usarse las entradas E
i
que no se utilicen como
entrada pueden usarse como seales de habilitacin que definen
cuando el circuito funciona como tal o fuerzan a las salidas a que
estn siempre en 1.
EJEMPLO COMERCIAL
CODIFICADOR DE PRIORIDAD 10 a 4
CIRCUITO
ESQUEMTICO
74HC147
Tiene 9 entradas con diferente niveles de prioridad siendo la mas alta /A
8
y la de mas baja prioridad es /A
0
.
Las salidas /Y
3
a /Y
0
forman un cdigo que identifica la entrada activa que
tiene mayor prioridad en ese momento.
Las entradas se
activan cuando
est en 0
(nivel bajo).
Las salidas son
codificadas en BCD
pero con nivel lgico
inverso (LHHL
corresponde a la
novena entrada que
es la /A
8
y la primera
es /A
0
).
TABLA DE VERDAD
CODIFICADOR DE PRIORIDAD 10 a 4
Si /A
8
est en 0 sin importar las dems las salidas muestran 0110.
Para que /A
7
se considere prioritaria debe estar en 0 y /A
8
en 1 y as
se sigue hasta llegar a la lnea de menor prioridad que es /A
0
.
BARREL SHIFTER
Son circuitos generalmente basados en multiplexores que sirven
para desplazar o rotar nmeros representados en formato paralelo.
Segn la funcin pueden ser desplazadores lgicos aritmticos
segn como se tenga en cuenta la informacin de los carry.
Como desplazador aritmtico puede emplearse por ejemplo como
un multiplicador por un nmero de potencia de 2 (x2, x4, x8, etc.)
simplemente con desplazar el dato hacia la izquierda puede
convertirse en un divisor de un nmero potencia de 2 ( /2, /4, etc.)
desplazando el dato hacia la derecha.
Como desplazador lgico (rotador) generalmente se realiza un
anillo conectando el bit mas significativo con el menos significativo
y rotando un dado nmero de veces al dato hacia derecha
izquierda.
BARREL SHIFTER
S1 S0 Y3 Y2 Y1 Y0
0 0 D3 D2 D1 D0
0 1 D2 D1 D0 D3
1 0 D1 D0 D3 D2
1 1 D0 D3 D2 D1
EJEMPLO DE DESPLAZADOR LGICO
(ROTADOR) DE 4 BITS A IZQUIERDA
Sergio Noriega
Introduccin a los Sistemas
Lgicos y Digitales - 2008
Circuitos Combinatorios Circuitos Combinatorios BARREL SHIFTER
Las entradas de datos
A[7..0] salen por las
salidas Q[7..0] en el
rden que permitan las
entradas de seleccin
S[2..0].
Ejemplos:
S
2
S
1
S
0
=000 A[]Q[]
(no rota)
S
2
S
1
S
0
=111A[i]=Q[i-1]
(rota 1 lugar a derecha)
S
2
S
1
S
0
=100A[i]=Q[i-4]
(rota 4 lugares a
derecha)
EJEMPLO DE DESPLAZADOR
LGICO (ROTADOR)
DE 8 BITS A DERECHA
COMPARADOR DE MAGNITUD
EJEMPLO: 74HC688
Ejemplo clsico del uso de compuertas
Or-Exclusivas.
Este circuito compara dos nmeros de 8
bits cada uno.
Si son idnticos pone la salida en bajo,
caso contrario la salida est en alto.
DECODIFICADOR BCD-7SEGMENTOS
EJEMPLO: CD4511BC
Bibliografa:
Apuntes de teora:
Mux-DeMux-Decodificadores. S. Noriega.
Libros:
Sistemas Digitales. R. Tocci, N. Widmer, G. Moss. Ed. Prentice Hall.
Diseo Digital. M. Morris Mano. Ed. Prentice Hall. 3ra edicin.
Diseo de Sistemas Digitales. John Vyemura. Ed. Thomson.
Diseo Lgico. Antonio Ruiz, Alberto Espinosa. Ed. McGraw-Hill.
Digital Design:Principles & Practices. John Wakerly. Ed. Prentice Hall.
Diseo Digital. Alan Marcovitz. Ed. McGraw-Hill.
Electrnica Digital. James Bignell, R. Donovan. Ed. CECSA.
Tcnicas Digitales con Circuitos Integrados. M. Ginzburg.
Fundamentos de Diseo Lgico y Computadoras. M. Mano, C. Kime.
Ed. Prentice Hall.
Teora de conmutacin y Diseo lgico. F. Hill, G. Peterson. Ed. Limusa

Tema 3 Circuitos Combinatorios 2008 BYN

Caricato da

Informazioni sul documento

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

Tema 3 Circuitos Combinatorios 2008 BYN

Caricato da

Copyright:

Formati disponibili

Circuitos Combinatorios

Circuitos Combinatorios Circuitos Combinatorios

Circuitos Combinatorios Circuitos Combinatorios

Potrebbero piacerti anche