Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
= =
in
outp
i
V
V
m (3.2)
Para que este conversor CC-CA opere como gerador de afundamento de tenso,
conforme j especificado, a tenso de sada variar. Considerando os nveis de tenso que a
fonte poder fornecer carga entre 127V
RMS
e 12,7V
RMS
(10% do valor nominal), a variao
do ndice de modulao ficar entre 0,94 e 0,094.
A mxima corrente eficaz sobre os MOSFETs pode ser obtida pela Equao 3.3
(PINHEIRO FILHO, 2005), considerando o pior caso para o interruptor quando o ndice de
modulao for mximo:
i outpk S
m I I
3
1
8
1
+ =
(3.3)
Em que I
outpk
a corrente de pico na sada, obtida pela Equao 3.4:
A I I
out outpk
14 , 11 2 = =
(3.4)
Portanto:
A I
S
28 , 5 94 , 0
3
1
8
1
14 , 11 = + =
27
Sero utilizados quatro MOSFETs IRFP460, os quais suportam uma corrente mdia
de 20A e tenso direta de 500V (DATASHEET MOSFET IRFP460, 2008). E possuem diodos
ultrarpidos em antiparalelo.
3.3.3. DIODOS RODA LIVRE
A corrente mdia em cada diodo roda livre interno aos MOSFETs dada pela
Equao 3.5:
|
\
|
=
i outpk Dmed
m I I
8
1
2
1
(3.5)
Portanto:
A I
Dmed
46 , 0 94 , 0
8
1
2
1
14 , 11 = |
\
|
=
A corrente mxima nos diodos a mesma dos MOSFETs: 11,14A. Considerando a
situao de mximo ndice de modulao. Contudo ser utilizado o diodo intrnseco presente
no encapsulamento do prprio MOSFET IFRP460.
3.4. BARRAMENTO EM CORRENTE CONTNUA
Para alimentao da etapa de potncia do conversor CC-CA ser retificado, atravs de
quatro diodos dispostos em ponte completa com filtro capacitivo na sada, uma tenso
senoidal de 135V
RMS
e 60Hz obtida com o auxlio de um transformador com secundrio
varivel. As equaes utilizadas na seqncia so com base em Barbi ( 2001).
28
+E
-E
Figura 3.2 Topologia do retificador de entrada.
Fonte: Programa Protel DXP.
Clculos para especificao dos diodos retificadores, considerando o conversor com
rendimento de 80%:
in
in
med
V
P
I = (3.6)
Em que I
med
a corrente mdia (Equao 3.6) entregue pelo retificador, V
med
a tenso
do barramento em corrente contnua e P
in
a potncia de entrada do conversor considerando o
rendimento citado. Portanto:
A I
med
55 , 6
191
1250
= =
Cada par de dois diodos da ponte completa responsvel por metade da corrente
mdia. Portanto cada diodo dever suportar:
A I
D
27 , 3 =
Ser utilizado quatro diodos modelo 6A10 que suportam 6A de corrente mdia e uma tenso
reversa de 1000V (DATASHEET DIODO 6A10, 2008).
Para o filtro capacitivo, adota-se que a tenso de sada tenha uma ondulao mxima
de 15%. Utilizando a Equao 3.7:
29
) (
2
min
2
c pk
in
V V f
P
C
= (3.7)
Em que f a frequncia da tenso de entrada (60Hz), V
pk
a tenso de pico sobre o
filtro (191V) e V
cmin
a mnima tenso de sada para o retificador admitindo a ondulao de
15%, ou seja, 85% de V
pk
(162V). Portanto:
( )
mF C 06 , 2
162 191 60
1250
2 2
=
=
Com o objetivo de diminuir o efeito da resistncia srie equivalente dos capacitores
sobre a ponte retificadora, sero utilizados quatro capacitores eletrolticos de 470F, que
suportam uma tenso de 400V. O que resultar em uma capacitncia equivalente de 1,88mF.
3.5. FILTRO DE SADA
3.5.1. INDUTOR
Tem-se, na sada do conversor CC-CA, uma modulao por largura de pulsos
retangulares em 30kHz de uma senide em 60Hz. Faz-se necessrio inserir um filtro na sada
do conversor para eliminar as componentes em alta frequncia, restaurando o sinal senoidal
com a frequncia fundamental. Para isto, ser utilizado um filtro L
0
C
0
, conforme a Figura 3.3.
Seus parmetros so calculados a seguir. As equaes e as consideraes a seguir foram
segundo Pinheiro Filho (2005).
Lo
Co
Vin
Vo
Figura 3.3 Topologia do filtro L
0
C
0
.
Fonte: Programa Protel DXP.
30
Tenso direta mxima V
Smax
sobre os interruptores:
V V V in S 191 max = =
Corrente de carga out I de acordo com a Equao 3.8:
A
V
P
I
out
out
out 87 , 7
127
1000
= = = (3.8)
Mxima ondulao de corrente max 0 L I (Equao 3.9) e corrente de pico no indutor
pk L I 0 (Equao 3.10):
A I I out L 98 , 1 87 , 7 2 5 , 0 2 5 , 0 max 0 = = = (3.9)
A
I
I I
L
outpk pk L 13 , 12
2
98 , 1
14 , 11
2
0
0 = + =
+ = (3.10)
Corrente mxima max S I e eficaz Srms I (Equao 3.11) nos interruptores:
A I I I outpk D S 14 , 11 max max = = =
A m I I i outpk Srms 28 , 5 94 , 0
3
1
8
1
14 , 11
3
1
8
1
= + = + =
(3.11)
Corrente eficaz atravs do indutor:
A I I out Loef 87 , 7 = =
Existem diversas formas para determinar um filtro de sada de um conversor CC-CA.
Para este projeto optou-se por determinar a ondulao mxima de corrente que se deseja
permitir circular pelo indutor do filtro de sada para obter a indutncia. Com este parmetro
definido, calcula-se o capacitor de sada, de modo que a frequncia de corte do filtro seja
bastante superior a 60Hz, valor que se deseja na sada, e seja tambm suficientemente inferior
31
frequncia dos harmnicos produzidos pelas comutaes presentes na entrada do filtro,
garantindo praticamente a quase completa eliminao das mesmas.
Com base neste raciocnio, tendo definido um valor para ILomax, definimos o valor do
indutor, conforme Equao 3.12:
H
I f
V
L
L s
in
92 , 400
98 , 1 30000 8
191
8 max 0
0 =
=
= (3.12)
Ser utilizado um indutor de 500H.
3.5.1.1.PROJETO FSICO DO INDUTOR
Para dimensionar construtivamente o indutor do filtro de sada, utilizou-se a
metodologia apresentada em (BARBI, 2001), bem como os dados relativos a ncleos de
ferrite e bitola dos condutores esmaltados. Contudo, deve-se escolher alguns parmetros
iniciais do indutor baseado no tipo de material ferromagntico, com o objetivo de evitar a
saturao do mesmo durante a operao. Estes parmetros so definidos na seqncia:
Densidade de fluxo mxima: 0,30T.
Fator de ocupao da rea da janela: 0,70.
Densidade mxima de corrente nos enrolamentos: 450,00A/cm.
Com base nestes parmetros, deve-se utilizar um ncleo tipo E tamanho 42/20 com 44
espiras de 3 fios de 21AWG e com entreferro de 0,26cm.
3.5.2. CAPACITOR
Determinado o valor do indutor, parte-se para a determinao do capacitor de sada.
Para isso, necessrio adotar a frequncia de corte do filtro, a qual, segundo a literatura, deve
ser um sexto da frequncia de chaveamento, conforme a Equao 3.13 a seguir:
kHz
f
fz
s
5
6
30000
6
= = = (3.13)
32
Enfim, pode-se calcular o capacitor pela Equao 3.14 a seguir:
( ) ( )
F
L fz
C
49 , 4
10 92 , 400 5000 2
1
2
1
6 2
0
0 =
= =
(3.14)
Ser utilizado um capacitor de 5F, com isolamento de 250V em polipropileno.
3.6. COMPARADORES E PORTA NOT COM HISTERESE.
Conforme j mencionado, para gerar os sinais de PWM modulados senoidalmente a
trs nveis de tenso, faz-se necessrio comparar uma onda portadora triangular com duas
ondas senoidais de referncia defasadas entre si de 180. No entanto pode-se obter o mesmo
efeito comparando-se uma onda senoidal de referncia com duas ondas portadoras
triangulares, tambm defasadas de 180. Para comparar estes sinais, utilizar-se-o dois
circuitos integrados comparadores LM311P.
Antes de enviar os sinais de PWM ao driver (que ser discutido na seqncia)
necessrio condicionar os sinais para impedir que o efeito de slew rate, dos amplificadores
operacionais utilizados como comparadores, seja repassado ao driver.
Segundo Sedra (1999), o slew rate [...] a mxima variao de tenso de sada em
um amp op real [...] e definida como
mx
dt
dv
SR
0
=
Sendo usualmente especificada nos catlogos de amp ops em V/s. (SEDRA; SMITH, 1999,
p. 94).
A Figura 3.4, a seguir apresenta a curva caracterstica de slew rate, para uma entrada
em degrau, do amplificador operacional LM311 (DATASHEET LM339N, 2008), o qual ser
utilizado como comparador na gerao dos PWMs.
33
Figura 3.4 Slew rate para o amplificador operacional LM311.
Fonte: Folha de dados do componente LM311N (2008).
Cada pulso do PWM ser a composio das curvas de subida e de descida, conforme a Figura
3.4, resultando em um pulso trapezoidal ao invs de retangular, que era esperado. Para
corrigir o efeito do slew rate sobre o PWM, ser utilizado o circuito integrado CD40106B,
que atua como porta not com histerese. Portanto suas funes sero modelar a forma de onda
dos pulsos enviados ao driver e produzir os sinais de PWM complementares para o
acionamento dos MOSFETs. A atuao na modelagem da onda conforme a figura a seguir:
Figura 3.5 Funcionamento da porta not com histerese.
Fonte: Folha de dados do componente CD40106B (2008).
3.7. SOFT-START DO CONVERSOR CC-CA
Segundo Barbi (2001, p. 205):
Quando se energiza uma fonte chaveada, imperativo que a razo cclica progrida
lentamente, desde o valor nulo at o valor necessrio para suprir a potncia de carga.
Caso contrrio h risco de destruio do interruptor, saturao do transformador e
overshoot de sada.
34
Optou-se por implementar o soft-start atravs do LabVIEW, por ser fcil de ajustar e
tambm com o intuito de economizar componentes e espao na placa de circuito impresso. A
senide de referncia foi programada para que, ao energizar o circuito, comece com um valor
nulo e aumente linearmente sua amplitude at o valor mximo, conforme mostrado a seguir:
Figura 3.6 Soft-start implementado atravs do LabVIEW.
Fonte: Programa Labview.
3.8. SIMULAES
3.8.1. VISO GERAL DO CIRCUITO
Para constatar o funcionamento e validar o projeto, algumas simulaes, utilizando o
programa Multisim 10.0.1, foram feitas para a verificao de algumas formas de onda de
extrema importncia para um conversor CC-CA, tais como: PWM a trs nveis de tenso para
o chaveamento dos interruptores e a resposta do filtro de sada. O circuito utilizado para
simulao apresentado conforme a Figura 3.7. Este circuito baseado na topologia bsica de
um conversor CC-CA.
35
Figura 3.7 - Viso geral do circuito simulado.
Fonte: Programa Multisim.
36
Para efeito de simulao o modelo do transistor MOSFET usado como chave de
potncia foi substitudo por chaves ideais (J1, J2, J3, J4) em srie com os diodos D2, D1, D4,
D7 respectivamente.
3.8.2. PWM A TRS NVEIS DE TENSO
O circuito PWM est conforme mostra a Figura 3.8. A onda triangular portadora foi
criada atravs de um gerador de funo (XFG1), com uma frequncia de 30kHz. Esta
frequncia tambm repassada ao chaveamento dos interruptores.
Esta onda triangular comparada a uma onda senoidal de referncia com frequncia
60Hz para a modulao PWM. Ser necessrio utilizar dois circuitos integrados LM311. No
entanto um comparador receber uma onda triangular proveniente do gerador de funo e o
outro far a comparao com uma onda triangular complementar. Esta inverso da onda
portadora ser feita utilizando um simples CI (LM324N), em configurao inversora com
ganho unitrio.
V15
15 V
V3
15 V
V4
5 Vrms
60 Hz
0
U1
LM311N
B/STB VS+
GND
BAL
VS-
2
3
4
8
7
1
5 6
R3
1k U3A
U3B
XFG1
U4A
LM324N
3
2
11
4
1
V2
15 V
V5
15 V
R5
10k
R6
10k
V6
15 V
V7
15 V U2
LM311N
B/STB VS+
GND
BAL
VS-
2
3
4
8
7
1
5 6
R4
1k
Onda senoidal
de referncia
U5A
U5B
J1
J3
J4
J2
40
44
43
42
0
0
0
41
39
0
0
0
38
37
0
36
0
0
0
35
34
33
0
3
5
Figura 3.8 - Circuito gerador do PWM a 3 nveis.
Fonte: Programa Multisim.
37
Na sada de cada comparador h uma porta lgica inversora para criar pulsos
complementares para acionamento das chaves semicondutoras. De acordo com a Figura 3.9,
possvel notar que os sinais em amarelo e roxo so complementares assim como os sinais azul
e verde.
Figura 3.9 - Sinais do PWM a trs nveis, enviados s chaves semicondutoras.
Fonte: Programa Multisim.
3.8.3. TENSO DE SADA DO FILTRO LC
A Figura 3.10 a seguir, apresenta a resposta do conversor CC-CA modulado a trs
nveis de tenso sem o filtro LC. A resposta ser ento pulsos iguais ao do PWM, mas com
tenso igual ao do barramento CC.
Figura 3.10 Tenso de sada sem o filtro LC.
Fonte: Programa Multisim.
38
Aps a insero do filtro LC previamente dimensionado e projetado, a resposta do
conversor CC-CA que antes era um trem de pulsos de PWM, passa a ser uma senide na
frequncia 60Hz, ou seja, recuperando a frequncia fundamental da onda de referncia
conforme a Figura 3.11.
Figura 3.11 Tenso de sada com o filtro LC.
Fonte: Programa Multisim.
39
3.9. CONCLUSO
O filtro dimensionado para a situao em que a fonte entrega tenso corrente
nominais, realiza a sua funo de limitar a ondulao em alta frequncia gerada pelo
conversor CC-CA, mantendo-a em nveis admissveis e restaurando a componente
fundamental.
Optou-se por utilizar MOSFETs para o chaveamento do circuito de potncia devido
ao custo e facilidade de aquisio se comparado aos IGBTs. Sendo assim, foi projetado um
conversor CC-CA a trs nveis de tenso com um filtro LC, e sada senoidal em 60Hz.
Todos os circuitos eletrnicos utilizados para modular o sinal senoidal de referncia
para obteno do PWM a trs nveis de tenso foi simulado computacionalmente, obtendo-se
xito. Assim validou-se o projeto, podendo partir para a etapa de implementao.
40
4. CAPTULO IV
4.1. INTRODUO
Neste captulo ser feito o detalhamento da implementao da interface da fonte
geradora de afundamento de tenso, a qual funcionar como uma interface para o usurio
especificar as caractersticas do afundamento que deseja obter, e tambm gerar o sinal de
referncia senoidal para a obteno do PWM a trs nveis de tenso.
4.2. PROGRAMA E CIRCUITO PARA GERAO DO SINAL DE REFERNCIA
4.2.1. ESCOLHA DO PROGRAMA E DO CIRCUITO
A escolha do programa a ser utilizado para a gerao da senide de referncia do
conversor CC-CA levou em conta alguns aspectos importantes. Um deles a interao entre
usurio e a interface de comando, ou seja, de extrema importncia uma interface simples e
de agradvel visualizao. Os parmetros do afundamento de tenso devem ser facilmente
identificados e deve possuir certa facilidade na mudana destes valores. H tambm uma
visualizao prvia do sinal a ser gerado.
Outro aspecto a ser considerado em relao comunicao entre o computador que
processar o sinal senoidal a ser gerado e o conversor CC-CA da fonte geradora. necessrio
definir essa forma de comunicao, se esta seria, por exemplo, atravs da porta paralela do
microcomputador (LPT1), da porta serial (COM1, COM2, etc), da USB, atravs de um
circuito microcontrolado ou utilizando uma placa de aquisio.
A linguagem de programao que atende a todos os requisitos exigidos pelo programa
a linguagem LabVIEW, do fabricante de placas de aquisio e desenvolvedor National
Instruments (NI).
O LabVIEW um ambiente de desenvolvimento grfico que possibilita a simulao, a
aquisio de dados, o controle de instrumentos, a anlise de medida e apresentao de dados.
Esta programao possui a flexibilidade de uma linguagem de programao poderosa sem a
complexidade de ambientes de desenvolvimento tradicionais, ou seja, uma linguagem de
alto nvel, totalmente visual e de fcil aprendizagem (LABVIEW, 2008).
41
Esse ambiente possui ferramentas poderosas para criar aplicaes sem escrever
qualquer linha de cdigo textual. possvel especificar a funcionalidade do sistema desejado
montando diagramas de blocos, o que uma notao de desenho natural para os cientistas e
engenheiros (LABVIEW, 2008).
Com relao ao aspecto de comunicao entre o microcomputador e a fonte, tentou-se,
a princpio, gerar uma sada analgica atravs da porta paralela do computador. O programa
processava o sinal a ser gerado e a porta paralela fazia a comunicao. Atravs dos 8 bits
disponveis na porta paralela gerou-se digitalmente os valores da amplitude da senide. Esse
sinal digital foi convertido, atravs de um conversor digital-analgico feito com uma rede de
resistores R-2R, em um sinal analgico.
Analisou-se o sinal gerado e concluiu-se que devido ao ambiente LabVIEW necessitar
de uma grande velocidade de processamento, no foi possvel gerar uma senide sem
deformaes atravs da porta paralela (LPT1) com frequncia superior a 7 Hz. A senide de
60 Hz gerada atravs da sada paralela apresentou uma grande deformao, no assemelhando
ao sinal desejado, conforme ilustrado na figura 4.1.
Figura 4.1 - Senide distorcida gerada atravs da porta paralela (LPT1).
Aps descartada a possibilidade de gerao da senide atravs da porta paralela,
optou-se em utilizar uma placa de aquisio da NI (figura 4.2). Esta placa uma modelo E
series, a qual comunica com o microcomputador atravs do slot PCI. Possui duas sadas e
42
quatorze entradas, todas analgicas. Como foi definido no programa uma velocidade de
escrita de 10 mil pontos por segundo, conclui-se que a placa srie E atende plenamente nosso
objetivo, j que a mesma pode gerar at 400 mil pontos por segundo em cada sada analgica.
A folha de dados desta placa de aquisio, na qual so apresentadas todas as suas
caractersticas, est apresentada no Anexo I.
Figura 4.2 - Placa de aquisio NI.
Fonte: National Instruments (2008).
4.2.2. DESENVOLVIMENTO DO PROGRAMA
Aps a escolha do programa e circuito a serem utilizados para a gerao da senide de
referncia, necessrio a implementao do cdigo do programa de afundamento tenso em
LabVIEW.
Um fluxograma foi elaborado visando facilitar essa programao, e demonstra de uma
maneira simplificada o funcionamento do programa e sua lgica de programao, conforme
ilustrado na Figura 4.3.
43
Figura 4.3 - Fluxograma referente ao programa gerador da senide de referncia ao afundamento.
Fonte: Autoria Prpria.
44
4.2.3. PAINEL DE INTERFACE COM USURIO
No painel de interface do usurio desta primeira verso do programa, buscou-se
simplificar ao mximo sua operao, tendo neste painel frontal apenas os parmetros
necessrios ao afundamento, sem informaes adicionais.
Neste painel o usurio escolhe qual o tempo desejado de afundamento. Este tempo
definido em ciclos ou em segundos. Se por acaso o usurio definir um tempo que no
composto por ciclos inteiros de 16,667ms, o programa corrigir automaticamente esse valor,
adicionando no tempo escolhido pelo usurio o tempo faltante para completar um ciclo
inteiro.
O painel de interface da primeira verso do programa est mostrado na Figura 4.4.
Figura 4.4 - Painel de interface com usurio.
Fonte: Programa Labview.
H 12 botes com valores previamente determinados, onde o usurio simplesmente o
pressiona e o valor estar parametrizado. Uma barra rolante est disponvel para a escolha dos
45
valores de ciclo. E tanto os ciclos desejados, quanto os segundos, podem ser escolhidos
atravs de duas caixas de texto, onde este valor pode ser escrito diretamente.
Todas essas possibilidades de escolha so interativas, ou seja, quando o valor de um
boto, ou barra, ou caixa de texto modificado, as outras variveis de tempo so
automaticamente modificadas a esse valor escolhido.
Outro parmetro varivel do painel frontal do programa a amplitude. Essa amplitude
medida em porcentagem, ou seja, calculada em relao amplitude nominal da senide.
Um grfico foi adicionado para mostrar o sinal gerado em tempo real, o qual ser
produzido pela placa de aquisio e levado at o conversor CC-CA.
O boto de incio do afundamento tambm est presente neste painel frontal, e
utilizado para dar incio ao afundamento. Um boto de Parada do programa foi adicionado ao
painel frontal para desligar o programa e a gerao da senide da placa de aquisio.
4.2.4. CDIGO DE PROGRAMAO
A programao em LabVIEW foi feita, baseada no fluxograma acima descrito. Foram
desenvolvidos dois laos principais que compem a estrutura da programao.
Uma viso geral do cdigo de programao da fonte geradora de afundamento de
tenso est mostrada na Figura 4.5.
46
Figura 4.5 - Viso geral do cdigo de programao.
Fonte: Programa Labview.
No lao superior so feitas as interaes entre os botes de segundos e ciclos da
parametrizao do afundamento de tenso, e tambm a correo dos tempos dos ciclos, ou
seja, quando o usurio escolher tempos fracionrios ao ciclo de 16,667ms, o programa
automaticamente corrigir esse valor para o prximo valor superior.
Essa correo necessria devido ao funcionamento do conversor CC-CA. Caso
houvesse a possibilidade de alterar a amplitude da senide no seu ponto de mxima
amplitude, por exemplo, isto introduziria um degrau no sinal de referncia. Este degrau seria
repassado ao PWM e consequentemente aos MOSFETs, tornando a comutao dos mesmos
47
perigosa devido aos efeitos relacionados ao chaveamento destes componentes, descritos em
outra seo desta monografia.
J o lao inferior o mais importante do programa. Nele encontra-se toda a lgica de
programao para a gerao do afundamento de tenso e a senide de amplitude nominal.
Tanto o lao superior quanto o lao inferior so envoltos por outro lao. Esse lao
global faz o programa ser executado continuamente at o boto de stop ser pressionado.
Dentro do lao inferior encontra-se uma estrutura chamada de Stacked sequence
(Figura 4.6). Dentro dessa estrutura foram colocados outros laos. Um destes o lao de
separao da varivel de tempo em segundos inteiros e fracionrios.
Figura 4.6 - Stacked sequence structure.
Fonte: Programa Labview.
Como o cdigo interpreta de maneiras diferentes os tempos dados por segundos
inteiros e fracionrios, necessrio separar esse tempo para poder utiliz-lo. O nmero inteiro
e o fracionrio so levados para blocos diferentes, onde no programa haver uma seqncia de
utilizao. Primeiramente sero gerados tempos de afundamento com os segundos inteiros e
depois de completado este ciclo ser gerado o afundamento referente aos segundos
fracionrios. O bloco da Figura 4.7 separa a varivel tempo dado em segundos, em nmeros
inteiros e fracionrios.
Figura 4.7 - Bloco para separao dos segundos em inteiros e fracionrios.
Fonte: Programa Labview.
48
A segunda etapa do stacked sequence structure possui uma varivel chamada de Start
do afundamento. Essa varivel alterada atravs de um boto no painel frontal, e pode
assumir os valores booleanos: verdadeiro ou falso. Esta varivel d incio ao afundamento
quando, aps este ser definido pelo usurio.
Este boto est ligado diretamente em uma case structure (estrutura condicional). O
valor vinculado varivel ligada no terminal seletor (start do afundamento) da estrutura,
determina qual caixa executar. Ou ser executada a caixa referente ao valor verdadeiro ou a
do valor falso. O terminal seletor representado por um ponto de interrogao na cor verde.
Como se trata de uma boto virtual, pode-se considerar que essa varivel
normalmente aberta, ou seja, atribudo ao boto um valor de falso. Se selecionar este boto,
atribumos a este um valor de verdadeiro.
Quando essa varivel assumir um valor verdadeiro o afundamento da senide ser
iniciado. A varivel de incio do afundamento da senide e a estrutura condicional case
structure esto, de uma maneira simplificada, mostradas na Figura 4.8.
Figura 4.8 - Varivel de incio do afundamento e case structure.
Fonte: Programa Labview.
Dentro desse case structure encontra-se outra estrutura igual, mas a varivel ligada ao
terminal seletor diferente da varivel conectada estrutura externa. Esse case interno
executa os tempos, dados em segundos, menores do que um, ou os maiores, dependendo do
valor da varivel do terminal seletor. Essa separao em segundos inteiros e fracionrios foi
descrita anteriormente.
Quando solicitado um afundamento de tenso o programa inicia o afundamento no
instante em que a senide passa por zero e termina os ciclos pr-determinados de
afundamento quando essa senide passa por zero novamente. Isso foi feito para evitar spikes
de tenso e problemas no chaveamentos dos Mosfets. Para tempos inteiros de segundos a
senide gerada diretamente com um bloco gerador de senides da biblioteca do Labview.
O cdigo utilizado para gerar uma senide com tempo menor do que um segundo est
mostrado na Figura 4.9.
49
Figura 4.9 - Diagrama de blocos referente ao afundamento de tenso com tempo menor do que 1 segundo.
Fonte: Programa Labview
Para simplificar a programao foi gerado um bloco chamado SubVI (bloco branco da
figura anterior). Dentro deste bloco h outro cdigo de programao (Figura 4.10) que tem a
funo de gerar as senides com tempo menor do que um segundo.
Figura 4.10 - Cdigo de programao interno SubVI referente gerao de senides menores do que um
segundo.
Fonte: Programa Labview.
Dentro da estrutura dessa SubVI esto contidos dois blocos (Figura 4.10) que tm a
funo de gerar senides. Algumas constantes so adicionadas a esses blocos para definir
certos parmetros da onda. No caso do bloco superior temos duas constantes atreladas ao
gerador de senide. O valor de 60 define a frequncia da senide a ser gerada e o valor de 4,5
a amplitude desta. Os dois nmeros dez mil presentes nos geradores de senide so
responsveis pela escolha da qualidade do sinal a ser gerado. Outros parmetros podem ser
50
adicionados conforme mostra a Figura 4.11, o que no caso deste programa, no so
necessrios.
Figura 4.11 - Gerador de forma de onda senoidal.
Fonte: Programa Labview.
O gerador de forma de onda senoidal inferior o responsvel pelo afundamento de
tenso. Nele possui uma varivel chamada Amplitude, que referente amplitude do
afundamento de tenso. A forma de onda deste gerador substitui a onda senoidal do gerador
superior no tempo definido pelo usurio. Como resultado, teremos uma forma de onda com
um afundamento. Neste caso o afundamento ser de valor de tempo menor do que um
segundo.
Para tempos maiores ou iguais a 1 segundo, outros blocos com outra SubVI (Figura
4.12), habilitada a gerar a forma de onda senoidal. O cdigo referente gerao de senides
com tempo maior do que um segundo est ilustrado abaixo.
Figura 4.12 - Diagrama de blocos referente ao afundamento de tenso com tempo maior do que 1 segundo.
Fonte: Programa Labview.
Dentro dessa SubVI h um contador regressivo de tempo e executa o afundamento at
esse valor chegar a zero. O cdigo interno da SubVI est mostrado na Figura 4.13.
51
Figura 4.13 - Cdigo de programao interno SubVI referente gerao de senides maiores do que um
segundo.
Fonte: Programa Labview.
H a possibilidade de o usurio optar em afundar a senide em um tempo composto
por valores inteiros e fracionrios. Neste caso o programa seleciona a varivel chamada
maior impondo a essa um valor true, com isso habilitado primeiramente a execuo das
senides de tempo maior do que um segundo e depois de concluda essa etapa, o programa
altera o valor da varivel maior para false, e quando ser executado as senides de tempo
fracionrio.
Essas formas de onda de afundamento de tenso geradas atravs dos blocos descritos
acima, substituem uma senide de referncia a qual est externa s estruturas referentes ao
afundamento.
O gerador senoidal de referncia, apresentado na Figura 4.14, o responsvel em gerar
a senide de amplitude nominal quando o usurio no desejar um afundamento de tenso.
Nesta situao o conversor CC-CA opera como uma fonte senoidal alimentando a carga com
tenso nominal.
Figura 4.14 - Gerador de onda senoidal de referncia.
Fonte: Programa Labview.
52
4.2.5. SOFT-START
Optou-se em fazer o soft-start no prprio programa ao invs de utilizar componentes
eletrnicos no circuito modulador.
O cdigo referente ao soft-start ser executado apenas uma vez, somente quando o
programa ligado. Esse cdigo gera nove ciclos da senide de referncia. Comea com dois
ciclos com zero Volt de amplitude, incrementando nos prximos sete ciclos o valor de 0,5
Volts em cada ciclo. Aps esse soft-start o programa gera a senide com amplitude nominal.
Figura 4.15 Soft-start gerado via programa.
Fonte: Programa Labview.
53
4.3. CONCLUSO
A linguagem de programao LabVIEW apresentou um rendimento satisfatrio quanto
sua programao e as interfaces geradas so de agradvel visualizao. uma linguagem
que possibilita uma fcil programao e entendimento, por se tratar de um desenvolvimento
baseado em blocos.
O programa desenvolvido para o controle e gerao dos afundamentos de tenso, gera
o sinal senoidal atravs de uma placa de aquisio, devido ao fato desta linguagem de
programao exigir um bom processamento computacional.
Tentativas em se utilizar o programa sem a placa de aquisio foram feitas, mas no
apresentaram resultados aceitveis. Essas tentativas foram feitas utilizando-se a porta paralela
do computador e um conversor Digital Analgico.
A placa de aquisio utilizada apresentou uma boa resoluo do sinal gerado e uma
boa flexibilidade quanto quantidade de portas de entradas e sadas, tanto analgicas quanto
digitais. A isolao da placa foi feita para isol-la do circuito da fonte geradora de
afundamentos de tenso, o qual ser abordada no captulo 5.
54
5. CAPTULO V
5.1. INTRODUO
Tendo finalizado a etapa de projeto e simulao, parte-se para a montagem do
prottipo, seguindo a topologia de ligao da Figura 5.1, onde V
0
a tenso de sada.
Figura 5.1 Esquema de montagem.
Fonte: Protel DXP.
A
M
O
S
T
R
A
S
E
N
I
D
E
L
A
B
V
I
E
W
I
S
O
L
A
D
O
R
C
O
M
P
E
N
S
A
D
O
R
T
R
I
A
N
G
U
L
A
R
L
o
C
o
I
N
V
E
R
S
O
R
B
L
O
Q
U
E
I
O
C
C
C
O
M
P
A
R
A
D
O
R
D
R
I
V
E
R
B
A
R
R
A
M
E
N
T
O
M
O
S
F
E
T
S
B
L
O
Q
U
E
I
O
C
C
C
O
M
A
N
D
O
C
O
M
P
A
R
A
D
O
R
C
O
M
A
N
D
O
D
R
I
V
E
R
F
I
L
T
R
O
G
E
R
A
D
O
R
S
E
N
I
D
E
V
o
SINAL ERRO
P
W
M
1
P
W
M
1
P
W
M
2
P
W
M
2
P
W
M
1
P
W
M
1
P
W
M
2
P
W
M
2
V
o
55
Neste captulo sero abordados detalhes do circuito do conversor CC-CA, a
implementao do prottipo, a integrao do programa de interface ao estgio de potncia e
por fim os resultados obtidos.
5.2. FONTE DE ALIMENTAO
Para a alimentao dos circuitos de controle e drivers do conversor CC-CA utilizou-se
uma fonte simtrica 15V, obtida atravs de um transformador com derivao central, um
retificador a diodos em ponte completa, dois reguladores lineares de tenso e filtros
capacitivos, conforme Figura 5.2.
0 Vac
-15 Vac
15 Vac
2
2
0
0
u
F
2
5
V
C
4
1
1
0
0
n
F
5
0
V
C
2
2
IN
2
1
OUT
3
GND
U11 MC7915
1
0
0
n
F
5
0
V
C
2
4
4
7
u
F
2
5
V
C
3
9
D12
1N4007
-15V
2
2
0
0
u
F
2
5
V
C
4
3
D8
1N4007
D9
1N4007
D6
1N4007
D5
1N4007
IN
1
2
OUT
3
GND
U6 LM7815
1
0
0
n
F
5
0
V
C21
4
7
u
F
2
5
V
C
3
8
+15V
LD5
1k2
R15
1
0
0
n
F
5
0
V
C23
D7
1N4007
LD4
1k2
R16
Fonte simtrica
127 Vac
N
220 Vac
Figura 5.2 Fonte Simtrica.
Fonte: Protel DXP.
Optou-se por alimentar o circuito com as tenses simtricas de 15V, pois todos os
circuitos integrados utilizados e os drives do estgio de potncia so tolerantes a estes nveis.
A simetria foi utilizada para facilitar a comparao entre os sinais triangulares com a senide
de referncia, e desta com o sinal de realimentao, pois todos, com auxlio de capacitores de
desacoplamento, no apresentam nvel mdio.
56
5.3. ISOLAO ENTRE O CONVERSOR E O MICROCOMPUTADOR
Conforme abordado no Captulo IV, a senide de referncia utilizada no conversor
CC-CA obtida atravs de uma placa de aquisio do fabricante National Instruments
conectada ao barramento PCI do microcomputador, e implementada e controlada atravs de
uma interface em LabView.
Contudo, a sada da placa de aquisio no isolada do circuito de microcomputador,
tornando muito perigosa a ligao direta desta com o circuito de controle do inversor,
havendo riscos de queima tanto do microcomputador quanto da placa de aquisio. Houve
ento a necessidade de isolar de maneira efetiva os circuitos, mas sem perder a preciso do
sinal senoidal de referncia, pois este ser fundamental para gerao dos sinais de PWM.
Primeiramente avaliou-se a possibilidade de utilizar o opto acoplador Siemens IL300,
porm no foi possvel utiliz-lo pela dificuldade de aquisio e tambm pela pequena regio
de linearidade do mesmo, o que comprometeria um pouco o funcionamento do circuito, uma
vez que, espera-se que o sinal senoidal de referncia tenha uma grande excurso sobre o seu
valor nominal, sem perder a preciso.
Ento, utilizou-se o amplificador operacional isolador AD210N, cuja amostra fora
adquirida junto a Analog Devices, o qual, segundo a folha de dados do componente,
disponibiliza uma completa isolao galvnica entre a entrada e a sada, opera com
frequncias de at 20kHz, apresenta no linearidade mxima de apenas 0,012%, alm de ser
alimentado com uma fonte simples de 15V. A Figura 5.3 apresenta o diagrama funcional do
amplificador.
57
Figura 5.3 Amplificador operacional isolador AD210N.
Fonte: Folha de dados do componente AD210 (2009).
No circuito de controle do conversor CC-CA, este componente foi utilizado na
configurao de seguidor de tenso, pois o ganho da senide de referncia pode ser ajustado
via interface LabView, conforme a Figura 5.4.
Senide - isolada por amplificador
1
2
3
4
5
6
7
8
9
11
10
PWJ1
Con. DB9 Macho PCI 90
100nF 50V
C31
+15V
VO
1
0COM
2
+VOSS
3
-VOSS
4
+VISS
14
-VISS
15
FB
16
-IN
17
ICOM
18
+IN
19
P
W
R
3
0
P
W
R
C
O
M
2
9
U13
AD210N
SIN REF
Figura 5.4 Utilizao do AD210N como seguidor de tenso.
Fonte: Protel DXP.
58
5.4. CIRCUITOS DE COMANDO DO INVERSOR
Para a gerao dos sinais de comando dos MOSFETs, deve-se comparar dois sinais
triangulares defasados de 180 entre si e uma senide de referncia. Utilizou-se para gerao
da onda triangular portadora, um circuito comumente encontrado em folhas de dados de
alguns amplificadores operacionais, no qual os componentes C40, R25, R26 e R28
foram ajustados para que o sinal obtido apresentasse uma frequncia de 30kHz, que a
frequncia de chaveamento do estgio de potncia.
8
5
3
2
6
7
4
1
U9 LF351N
8
5
3
2
6
7
4
1
U10
LF351N
10K
R26
3,3nF
C40
100nF
C28
100nF
C29
1k
R25
8k2
R28
+15V
+15V
-15V
100nF 50V
C17
-15V
100nF 50V
C19
Gerador triangular 30kHz
1k5
R41
TRIANG
Figura 5.5 Gerador de onda triangular.
Fonte: Protel DXP.
59
1
2
3
4
5
6
7
8
U8
LM311N
1
2
3
4
5
6
7
8
U12
LM311N
100nF
C30
+15V
10K
R29
10K
R27
100nF
C26
+15V
100nF
C27
+15V
1K
R9
1K
R14 8
5
3
2
6
7
4
1
U5
LF351N
-15V
100nF50V
C20
-15V
100nF50V
C15
-15V
100nF50V
C11
100nF 50V
C14
15K
R39
100nF 50V
C18
15K
R40
Bloqueia CC
Bloqueia CC
Inversor
Comparadores
TRIANG
TRIANG
PWM1
PWM2
S
I
N
R
E
F
Figura 5.6 Inversor de fase, desacoplamento e comparadores para gerao dos sinais PWM.
Fonte: Protel DXP.
Na Figura 5.6, o amplificador operacional U5 atua como um inversor com ganho
unitrio para defasar a onda triangular portadora e os capacitores C14 e C18 esto
retirando o nvel mdio deste sinal, para ser comparado com a senide de referncia. O offset
dos amplificadores U8 e U12 esto conectados massa do circuito, pois os sinais
PWM1 e PWM2 no devem ser simtricos, uma vez que sero aplicados nas portas
lgicas para gerao dos sinais complementares.
5.5. ACIONAMENTO DOS MOSFETS
Em um MOSFET ideal, basta aplicar uma tenso (geralmente de 10V a 24V) entre o
gate e o source, conforme a Figura 5.7, para comand-lo a conduzir ou uma tenso prxima a
0V ou menor para bloque-lo.
60
Figura 5.7 MOSFET
Fonte: Folha de dados do componente IRFP460 (2008).
No entanto, um MOSFET real apresenta capacitncias intrnsecas que devem ser
carregadas ou descarregadas para que a chave semicondutora possa ser comandada a conduzir
ou bloquear respectivamente, ou seja, haver sempre um atraso entre o sinal de comando no
gate e a atuao deste componente. Observa-se pela Figura 5.9 que as chaves S1 e S3 ou S2 e
S4 so complementares, ou seja, enquanto uma recebe um sinal de bloqueio, a outra
comandada a conduzir. Ento, alm de gerar sinais de comandos complementares com o
auxlio das portas not com histerese, j mencionadas, deve-se inserir um atraso entre os sinais
complementares para que estas chaves no conduzam ao mesmo tempo, o que ocasionaria um
curto circuito no brao. Este atraso denomina-se tempo morto, e pode ser obtido conforme a
Figura 5.8.
PWM - 0
PWM - 1
COMPARADOR
1 2 5 6
3 4 9 8
Figura 5.8 Gerao dos PWMs complementares e tempo morto
Fonte: Protel DXP.
61
Projetou-se o tempo morto para 30% do perodo de chaveamento, ou seja, 1s. Nota-
se que no ramo superior foi adicionado um capacitor em paralelo para que se possa compensar
o atraso gerado pela terceira porta not com histerese pela qual deve passar o sinal PWM-1.
Contudo, os sinais complementares gerados tm como referncia a massa do circuito
de controle, para utiliz-los no acionamento dos MOSFETs deve-se utilizar um circuito
driver em que suas sadas possam se referenciadas aos sources das chaves semicondutoras, ou
seja, possuam terra flutuante. Para isto foi utilizado um circuito de driver comercial, cedido
pela empresa NHS, o qual possui isolao ptica entre a entrada e sada, proteo contra curto
circuito no brao, reset manual e, com o objetivo de descarregar rapidamente as capacitncias
intrnsecas e absorver os rudos induzidos pelas comutaes, aplica no MOSFET 15V para
comand-lo a conduzir e -7V para bloque-lo.
Alm disso, devido s altas derivadas de tenso e corrente pelo tempo, a comutao
das quatro chaves simultaneamente induz um nvel de rudo suficientemente grande, tornando
possvel uma possvel operao indesejada de algum dos MOSFETs, provocando tambm
um curto circuito no brao.
A seguir so descritas algumas medidas que devem ser tomadas para tornar possvel e
seguro o comando dos MOSFETs, a comear por:
Layout adequado da placa de circuito impresso: a indutncia das trilhas que
levam o sinal do driver para os MOSFETs tm grande influncia sobre os
problemas relacionados comutao destas chaves, mencionados acima. Para
minimizar o efeito destas indutncias, estas trilhas devem ser, o quanto
possvel, curtas e retilneas (PINHEIRO FILHO, 2005).
Circuitos grampeadores ou snubbers: para absorver os efeitos das indutncias
provenientes das trilhas da placa de circuito impresso e manter a tenso do
barramento em corrente contnua livre de oscilaes que podem causar danos
s chaves semicondutoras, necessrio inserir dois capacitores de
desacoplamento entre os plos positivo e negativo do barramento (PINHEIRO
FILHO, 2005).
62
Figura 5.9 Indutncias parasitas e circuito grampeador.
Fonte: Pinheiro Filho (2005).
Na Figura 5.9, as indutncias L
pt
so provenientes das trilhas e os capacitores C
b
so
empregados no desacoplamento. As posies destes capacitores na placa de circuito impresso
so, tambm, muito importantes para o que o circuito snubber tenha efeito na proteo dos
MOSFETs, devendo estar o mais prximo possvel destas chaves.
5.6. CONTROLADOR PID
Embora todos os projetos e simulaes realizados no Captulo III tenham considerado
o inversor operando em malha aberta, durante a implementao do circuito previu-se a
operao do sistema em malha fechada, o que torna mais confivel e segura a operao do
conversor, uma vez que a senide, utilizada nos comparadores para gerao dos PWMs,
agora ser o erro entre o sinal de referncia senoidal proveniente do microcomputador e o
sinal de sada amostrado e compensado pelo controlador. A topologia do sistema em malha
fechada apresentada na Figura 5.10.
63
C(s)
Vref
+
-
Gv(s)
H(s)
Vc
Erro
Vo
Figura 5.10 Topologia de controle.
Fonte: Protel DXP.
Em que:
Vref: sinal senoidal de referncia obtido via microcomputador.
C(S): funo de transferncia do controlador.
Vc: sinal de sada do controlador.
Gv(s): funo de transferncia do filtro L
0
C
0
.
H(s): ganho da amostragem do sinal de sada do conversor.
V
o
: tenso de sada do inversor.
De acordo com a metodologia apresentada em (ROMANELI, 2002), a funo de
transferncia do filtro L
0
C
0
dada pela Equao 5.1, a seguir:
D
B
V
C L
s
C R
s C L
V
s Gv
1
1 1
) (
0 0 0 0
2
0 0
+
|
|
\
|
+
= (5.1)
Onde:
V
B
: tenso do barramento CC de entrada.
V
D
: tenso de pico da onda triangular portadora.
R
0
: resistncia equivalente de carga do conversor, que pode ser obtida
atravs da diviso entre a tenso de sada pela corrente a plena carga. Obtendo-se 16.
E a funo de transferncia final do controle ser dada por:
) ( ) ( s Gv s H
64
Para a realimentao da planta ser utilizado um transdutor de tenso por efeito Hall, o
LV 25-P do fabricante LEM, para garantir a isolao entre o estgio de potncia e o controle.
O ganho desta amostra, segundo a folha de dados deste componente de 0,025.
Utilizando os valores obtidos no projeto do estgio de potncia e o ganho da
realimentao, pode-se escrever Gv(s) de acordo com a Equao 5.2:
12
1
10 5 10 500
1
10 5 16
1
10 5 10 500
025 , 0 191
) (
6 6 6
2 6 6
+ |
\
|
+
=
s s
s Gv
(5.2)
Podendo-se ento plotar os diagramas de Bode, conforme a Figura 5.11
Figura 5.11 Diagrama de ganho e fase respectivamente.
Fonte: FT3D (2009).
Segundo Pinheiro Filho (2005), o compensador do conversor deve ser o mais rpido
possvel, tendo como limitao mxima um quarto da frequncia de chaveamento, para que
no seja susceptvel ao contedo harmnico proveniente da comutao. O controlador deve
65
operar fazendo com que a tenso de sada siga a tenso senoidal de referncia e a mantenha
estabilizada com erro nulo em regime permanente, ou seja, atuando como integrador puro.
Utilizou-se um controlador com dois plos (proporcional integral derivativo PID). A
topologia deste compensador apresentada na Figura 5.12.
Figura 5.12 Topologia do compensador PID.
Para o clculo dos parmetros do controlador a seguir, adotou-se a metodologia
apresentada a seguir. (ROMANELI, 2002)
Conforme j mencionado, a frequncia de corte ser um quarto da frequncia de
chaveamento dada pela Equao 5.3 mostrada a seguir.
kHz
f
f
s
c
5 , 7
4
30000
4
= = = (5.3)
O ganho do controlador deve anular o ganho da planta Gv(s) somada ao ganho da
amostragem H(s) na frequncia de corte, para garantir a estabilidade do compensador. Este
ganho determinado pela Equao 5.4 dada a seguir:
[ ] [ ] dB f H f Gv Ganho
c c
21 , 15 025 , 0 94 , 6 log 20 ( ) ( log 20
)
= = = (5.4)
Tendo determinado o ganho do controle na frequncia, determinam-se os plos e zeros
do compensador. O controlador PID apresenta dois plos duplos na mesma frequncia (f
P1
e
f
P2)
e dois zeros, um na origem e o outro livre, sendo que estes devem ser alocados sobre a
frequncia de ressonncia do filtro L
0
C
0
, a qual dada pela Equao 5.5:
66
kHz
C L
f 18 , 3
10 5 10 500 2
1
2
1
6 6
0 0
0
=
=
(5.5)
Um plo alocado na origem e o outro deve ser alocado em um mltiplo n da
frequncia de ressonncia do filtro L
0
C
0
, onde n pode ser 10, 20, 30...
Ento, pode-se determinar o ganho H2 do controlador em f
P2
e f
0
da seguinte forma:
Em f
P2,
conforme Equao 5.6
( )
(
+ =
(
+ =
3
3
2
10 5 , 7
10 18 , 3
log 20 21 , 15 log 20 2
n
fc
f
Ganho H
P
5.6
Admitindo um n igual a 40, tem-se:
dB H 81 , 39 2 =
Convertendo para nmeros absolutos, obtm-se, conforme Equao 5.7:
81 , 97 10 10 2
20
81 , 39
20
2
= = =
H
A (5.7)
Em f
0
.
Obtm-se o ganho do controlador em f
0
atravs da Equao 5.8:
(
=
(
=
3
3
0
2
10 18 , 3
10 18 , 3
log 20 81 , 39 log 20 2 1
n
f
f
H H
P
(5.8)
Assumindo novamente n igual a 40, obtm-se:
dB H 77 , 7 1=
Em nmeros absolutos, obtm-se, conforme Equao 5.9:
67
45 , 2 10 10 1
20
77 , 7
20
1
= = =
H
A (5.9)
Com todos os ganhos determinados, pode-se calcular todos os parmetros do
compensador. Seguindo as metodologias apresentadas em Pinheiro Filho (2005) e Romaneli
(2002), obtm-se segundo as Equaes 5.10 e 5.11 a seguir:
1 2
1
A A
Riz A
Rip
= (5.10)
Rip A Rfz = 2 (5.11)
Assumindo Riz como 10k, tem-se:
=
= 41 , 256
45 , 2 81 , 97
10000 45 , 2
Rip
= = k Rfz 08 , 25 10000 45 , 2
Para o clculo dos capacitores C
i
e C
f
utilizam-se as seguintes Equaes 5.12 e 5.13:
Riz f
Ci
z
=
2
1
(5.12)
Rfz
Riz Ci
Cf
= (5.13)
Em que f
z
a frequncia de corte do filtro L
0
C
0
, calculada no Captulo III como sendo
um sexto da frequncia de chaveamento, igual a 5kHz. Portanto:
nF Ci 18 , 3
10000 5000 2
1
=
=
68
nF Cf 27 , 1
10 08 , 25
10 10 10 18 , 3
3
3 9
=
Ajustando os parmetros do compensador para valores comerciais e aos resultados
obtidos em laboratrio, cujos resultados sero apresentados na seqncia, tm-se:
= 270 Rip
= k Riz 10
= k Rfz 18
nF Ci 18 =
nF Cf 7 , 2 =
Com estes parmetros calculados, pode-se determinar os plos e zeros do
compensador (ROMANELI, 2002). Ento de acordo com as equaes a seguir, tem-se:
0 1 = p (5.14)
Ci Riz Rip
Riz Rip
p
+
= 2 (5.15)
Cf Rfz
z
=
1
1 (5.16)
Ci Riz
z
=
1
2 (5.17)
E a funo de transferncia do compensador dada pela Equao 5.18:
( ) ( )
( ) 2
2 1
) (
p s s
z s z s
Rip
Rfz
s C
+
+ +
= (5.18)
Por fim, pode-se aplicar planta o efeito do compensador, e obter o novo diagrama de
Bode do sistema C(s)H(s)Gv(s).
69
Figura 5.13 Diagrama de Bode do sistema compensado.
Fonte: FT3D (2009).
Analisando os grficos de bode, conclui-se que a margem de fase ser de 50, o que
garante que o sistema e estvel.
5.7. IMPLEMENTAO PRTICA
5.7.1. CIRCUITO GERAL
Tendo definidos todos os parmetros de projeto, parte-se para a implementao do
circuito. A Figura 5.14 apresenta o circuito utilizado para os testes.
70
Figura 5.14 Circuito da fonte geradora de afundamentos de tenso.
Fonte: Protel DXP.
85
3 2
6
74
1
U
9
L
F
3
5
1
N
85
3 2
6
74
1
U
1
0
L
F
3
5
1
N
1
0
K
R
2
6
3
,3
n
F
C
4
0
1
2 3
4
5
67
8
U
8
L
M
3
1
1
N
1
2 3
4
5
67
8
U
1
2
L
M
3
1
1
N
1
0
0
n
F
C
2
8
1
0
0
n
F
C
2
9
1
0
0
n
F
C
3
0
+
1
5
V
1 0 K
R 2 9
1
0
K
R
2
7
1
0
0
n
F
C
2
6
+
1
5
V
1
0
0
n
F
C
2
7
+
1
5
V
1
K
R
91
K
R
1
4
S
e
n
id
e
(N
I) - is
o
la
d
a
p
o
r a
m
p
lific
a
d
o
r
1 2 3 4 56 7 8 9
1
1
1
0
P
W
J1
C
o
n
. D
B
9
M
a
c
h
o
P
C
I 9
0
85
3 2
6
74
1
U
5
L
F
3
5
1
N
0
V
a
c
-1
5
V
a
c
1
5
V
a
c
2 2 0 0 u F 2 5 V
C 4 1
1 0 0 n F 5 0 V
C 2 2
V
d
IN
2
1
O
U
T
3
G
N
D
U
1
1
M
C
7
9
1
5
1 0 0 n F 5 0 V
C 2 4
4 7 u F 2 5 V
C 3 9
D
1
2
1
N
4
0
0
7
-1
5
V
2 2 0 0 u F 2 5 V
C 4 3
D
8
1
N
4
0
0
7
D
9
1
N
4
0
0
7
D
6
1
N
4
0
0
7
D
5
1
N
4
0
0
7
IN
1
2
O
U
T
3
G
N
D
U
6
L
M
7
8
1
5
1 0 0 n F 5 0 V
C
2
1
4 7 u F 2 5 V
C 3 8
+
1
5
V
L
D
5
1
k2
R
1
5
1 0 0 n F 5 0 V
C
2
3
D
7
1
N
4
0
0
7
L
D
4
1
k2
R
1
6
1
0
0
n
F
5
0
V
C
3
1
+
1
5
V
2 3
1
41 1
1
U
1
A
T
L
0
7
4
1
4
1
2
1
3
4
U
1
D
T
L
0
7
4
8
1
0 9
3
U
1
C
T
L
0
7
4
1
0
0
K
R
4
+
1
5
V
1
0
0
n
F
5
0
V
C
5
-1
5
V
1
0
0
n
F
5
0
V
C
7
1
8
0
R
R
7 4
7
K
R
2
2
7
K
R
1
8
4
7
K
R
1
1
p
F
5
0
V
C
1
1
0
K
R
2
0
2
7
0
R
R
1
9
1
8
n
F
C
2
2
.7
n
F
C
3
1
8
K
R
1
7
1
k
R
2
5
8
k2
R
2
8
+
1
5
V
+
1
5
V
-1
5
V
1
0
0
n
F
5
0
V
C
1
7
-1
5
V
1
0
0
n
F
5
0
V
C
1
9
-1
5
V
1
0
0
n
F
5
0
V
C
2
0
-1
5
V
1
0
0
n
F
5
0
V
C
1
5
-1
5
V
1
0
0
n
F
5
0
V
C
1
1
1
0
0
n
F
5
0
V
C
1
4
1
5
K
R
3
9
1
0
0
n
F
5
0
V
C
1
8
1
5
K
R
4
0
1
2
U
2
A
H
C
4
0
1
0
6
B
F
3
4
U
2
B
H
C
4
0
1
0
6
B
F
9
8
U
2
D
H
C
4
0
1
0
6
B
F
5
6
U
2
C
H
C
4
0
1
0
6
B
F
1
2
U
3
A
H
C
4
0
1
0
6
B
F
5
6
U
3
C
H
C
4
0
1
0
6
B
F
3
4
U
3
B
H
C
4
0
1
0
6
B
F
9
8
U
3
D
H
C
4
0
1
0
6
B
F
1
k
R
3
5
1
n
F
5
0
V
C
3
5
D
4
1
N
4
1
4
8
1
k
R
3
4
1
n
F
5
0
V
C
3
4
D
3
1
N
4
1
4
8
1
k
R
3
3
1
n
F
5
0
V
C
3
3
D
2
1
N
4
1
4
8
1
k
R
3
2
1
n
F
5
0
V
C
3
2
D
1
1
N
4
1
4
8
R
E
S
E
T
2
R
E
S
E
T
1
1
0
0
n
F
5
0
V
C
1
3
+
1
5
V
1
0
0
n
F
5
0
V
C
1
6
+
1
5
V
L
D
2
L
D
3
1
k2
R
3
8
F
A
U
L
T
1
F
A
U
L
T
2
1
k2
R
3
7
F
iltro
p
a
s
s
a
-b
a
ix
a
S
e
g
u
id
o
r
G
e
ra
d
o
r tria
n
g
u
la
r 3
0
k
H
z
B
lo
q
u
e
ia
C
C
B
lo
q
u
e
ia
C
C
In
v
e
rs
o
r
C
o
m
p
a
ra
d
o
re
s
L
g
ic
a
d
e
c
o
m
a
n
d
o
+
te
m
p
o
m
o
rto
(1
,3
u
s
)
C
irc
u
ito
s
a
u
x
ilia
re
s
- D
riv
e
s
F
o
n
te
s
im
tric
a
S
a
d
a
- D
riv
e
s
C
o
m
p
e
n
s
a
d
o
r
1
k5
R
4
1
+
1
5
V
+
1
5
V
S
1
1
k2
R
5
S
2
1
k2
R
6
3
3
0
p
F
5
0
V
C
8
3
3
0
p
F
5
0
V
C
9
123456
J1
B
a
rra
d
e
p
in
o
s 1
x
6
123456
J3
B
a
rra
d
e
p
in
o
s 1
x
6
R
E
S
E
T
1
F
A
U
L
T
1
+
1
5
V
H
1
L
1
R
E
S
E
T
2
F
A
U
L
T
2
+
1
5
V
L
2
H
2
1
0
0
n
F
5
0
V
C
1
0
1
0
0
n
F
5
0
V
C
1
2
+
1
5
V
+
1
5
V
V
O
1
0
C
O
M
2
+
V
O
S
S
3
-V
O
S
S
4
+
V
IS
S
1
4
-V
IS
S
1
5
F
B
1
6
-IN
1
7
IC
O
M
1
8
+
IN
1
9
P W R
3 0
P W R C O M
2 9
U
1
3
A
D
2
1
0
N
+
H
T
4
-H
T
5
M
1
+
2
-
3
U
4
L
V
2
5
P
1
8
k 3
W
R
1
2
-1
5
V
1
0
0
n
F
5
0
V
C
4
+
1
5
V
1
0
0
n
F
5
0
V
C
6
O
U
T
+
O
U
T
-
JP
3
JP
4
1
2
3JP
5
1 2 3
T
R
A
F
O
JP
6K
R
E
3
1
/2
-
M
F
2
/3
-
M
A
9
0
0
u
H
L
1
(F
)
1
u
F
2
5
0
V
C
4
5
(F
)
3
9
0
n
F
4
0
0
V
C
5
2
3
9
0
n
F
4
0
0
V
C
5
1
C
a
rg
a
O
U
T
-
D
1
8
6
A
4
D
1
7
6
A
4
D
1
6
6
A
4
D
1
5
6
A
4
4
7
0
u
F
4
0
0
V
C
4
7
4
7
0
u
F
4
0
0
V
C
4
8
4
7
0
u
F
4
0
0
V
C
4
9
4
7
0
u
F
4
0
0
V
C
5
0
1
0
0
n
F
4
0
0
V
C
5
3
Q
1
IR
F
P
4
6
0
Q
2
IR
F
P
4
6
0
Q
3
IR
F
P
4
6
0
Q
4
IR
F
P
4
6
0
6
8
K
1
W
R
1
0
B
a
rra
m
e
n
to
C
C
In
v
e
rs
o
r C
C
-C
A
- P
o
t
n
c
ia
F
iltro
L
C
- 6
0
H
z
12345678
H I G H
D
R
1
B
D
riv
e
r D
R
V
H
C
P
L
12345678
L O W
D
R
1
C
D
riv
e
r D
R
V
H
C
P
L
12345678
H I G H
D
R
2
B
D
riv
e
r D
R
V
H
C
P
L
12345678
L O W
D
R
2
C
D
riv
e
r D
R
V
H
C
P
L
O
U
T
+
1 2
J5K
R
E
2
1
2
J6K
R
E
2
R
E
S
E
T
1
F
A
U
L
T
1
+
1
5
V
R
E
S
E
T
2
F
A
U
L
T
2
+
1
5
V
H
1
L
1
L
2
H
2
123456
I N
D
R
1
A
D
riv
e
r D
R
V
H
C
P
L
123456
I N
D
R
2
A
D
riv
e
r D
R
V
H
C
P
L
123456
J2
B
a
rra
d
e
p
in
o
s 1
x
6
R
E
S
E
T
1
F
A
U
L
T
1
+
1
5
V
H
1
L
1
123456
J4
B
a
rra
d
e
p
in
o
s 1
x
6
1
8
0
R
E
S
E
T
2
F
A
U
L
T
2
+
1
5
V
L
2
H
2
C
o
n
e
x
o
c
o
m
a
p
la
c
a
d
e
c
o
n
tro
le
E
n
tra
d
a
d
o
s
D
riv
e
rs
71
5.7.2. MONTAGEM DO PROTTIPO
Montaram-se duas placas de circuito impresso, uma contendo o circuito de controle e a
outra com o estgio de potncia, sendo ligadas entre si atravs de cabos. Optou-se por separar
os circuitos para facilitar possveis manutenes, diminuir a incidncia de rudos
eletromagnticos proveniente do chaveamento dos MOSFETs sobre a placa de controle, e
tambm para reduzir o custo de fabricao, uma vez que, a placa de controle pode ser
composta de apenas uma camada de cobre.
A seguir, so apresentadas algumas camadas das placas de circuito impresso utilizadas
para o prottipo.
Figura 5.15 Serigrafia da placa de controle.
Fonte: Protel DXP.
72
Figura 5.16 Camada de cobre da placa de controle.
Fonte: Protel DXP.
Para a placa utilizada no estgio, tomou-se os devidos cuidados com a proximidade
dos capacitores de desacoplamento e os drivers utilizados para o acionamento dos
MOSFETs, conforme apresentado no item 5.5 deste captulo. A seguir, algumas camadas
relevantes deste prottipo.
Figura 5.17 Serigrafia do estgio de potncia.
Fonte: Protel DXP.
73
Figura 5.18 Camada de cobre sobre a placa.
Fonte: Protel DXP.
Figura 5.19 Camada de cobre inferior placa.
Fonte: Protel DXP.
O prottipo montado est apresentado na Figura 5.20.
74
Figura 5.20 Prottipo da fonte geradora de afundamentos de tenso.
Fonte: Autoria Prpria.
5.8. RESULTADOS OBTIDOS
So apresentadas, a seguir, algumas formas de ondas relevantes para o funcionamento
do circuito, obtidas na etapa de controle do conversor CC-CA.
75
Figura 5.21 Ondas triangulares portadoras.
Na Figura 5.21 so apresentadas as ondas triangulares portadoras, defasadas entre si de
180, utilizadas para gerao do PWM a trs nveis de tenso. Nota-se que ambas possuem
uma frequncia prxima a 30kHz, ou seja, a mesma frequncia de chaveamento da etapa de
potncia.
Figura 5.22 CH1 amostra do sinal de sada atravs do sensor Hall. CH2 senide de referncia obtida via
microcomputador.
A Figura 5.22 mostra a atuao do compensador sobre a planta. Nota-se que a senide
de referncia praticamente idntica senide de sada do conversor amostrada pelo sensor
Hall.
76
Figura 5.23 Sinal de erro obtido na sada do compensador.
A Figura 5.23 apresenta o sinal de erro do compensador. Este sinal comparado com
as ondas triangulares portadoras obtendo-se os sinais de PWM.
Figura 5.24 Sinais de PWM complementares.
77
Na Figura 5.24 salientado o tempo morto de subida e de descida entre os sinais
complementares de PWM obtidos nas sadas das portas not com histerese. Adicionou-se uma
capacitncia de 330pF ao sinal que passa por apenas duas portas lgicas, para compensar o
atraso gerado pela terceira porta utilizada para obter-se o pulso complementar.
Nas prximas figuras so apresentadas as formas de ondas obtidas no estgio de
potncia de conversor.
Figura 5.25 Sada do driver.
Nota-se pela Figura 5.25, que aplicado uma tenso entre o gate e o source dos
MOSFETs de 15V para comand-lo a conduzir e -7V para bloque-lo. Conforme
mencionado no item 5.5, este nvel negativo utilizado para descarregar mais rapidamente as
capacitncias intrnsecas das chaves semicondutoras, diminudo o tempo de comutao e,
assim, tornando a operao do inversor mais seguro.
78
Figura 5.26 Sada do inversor modulado a trs nveis de tenso sem o filtro de sada.
Nas figuras 5.27, 5.28, 5.29 e 5.30, a fonte geradora de afundamentos de tenso est
sendo submetida a uma carga puramente resistiva de 400W.
Figura 5.27 Sada do inversor.
A Figura 5.27 apresenta o sinal de sada do conversor operando em sua tenso nominal
127V eficazes.
79
Figura 5.28 Afundamento de 50% da tenso com durao de um ciclo.
Na Figura 5.28 est apresentado o sinal de sada do da fonte, quando parametrizada
para gerar um afundamento de 50% sobre a tenso nominal com durao de um ciclo, ou
16,67ms.
Nas figuras 5.29 e 5.29 esto apresentados os sinais de sada da fonte, estando
parametrizada para gerar afundamentos com durao de dez ciclos, ou 166,67ms, e com
profundidades de 50% e 10% respectivamente.
Figura 5.29 Afundamento de 50% da tenso com durao de dez ciclos.
80
Figura 5.30 Afundamento de 10% da tenso com durao de dez ciclos.
81
5.9. CONCLUSO
O conversor CC-CA apresenta desempenho satisfatrio em todos os aspectos de
projeto, tais como distoro do sinal de sada, estabilidade, interface computacional,
dissipao de calor do sistema, quando alimentando uma carga puramente resistiva na sua
tenso nominal. A fonte foi submetida a uma carga de 500W para validao do projeto.
Contudo, ao operar como gerador de afundamentos de tenso encontrou-se trs
limitaes. A primeira delas diz respeito distoro do sinal de sada, o qual se torna
considervel para afundamentos menores que 30% da tenso nominal. A segunda limitao
a potncia da carga que a fonte pode alimentar quando se deseja obter afundamentos iguais ou
inferiores a 50% da tenso nominal. Notou-se, durante os ensaios, que com cargas acima de
400W o sistema no recupera a tenso nominal aps o afundamento. Isto se deve,
provavelmente, ao projeto do filtro de sada, o qual foi calculado para operar com a tenso
nominal. Ento, durante o afundamento seu desempenho pode ter sido comprometido. Uma
alternativa seria reprojet-lo para um nvel de tenso inferior ao nominal.
A terceira limitao inviabiliza os testes com inversores de frequncia, que estavam
previstos no incio desta monografia. O conversor CC-CA no operou corretamente em malha
fechada ao alimentar uma carga no linear. Ento, optou-se apenas por implementar um
circuito retificador de 180W, aliment-lo com a fonte operando em malha aberta e aplicar
alguns afundamentos para verificar o pico de corrente de recarga do capacitor de filtro da
carga. O resultado do teste apresentado na sequncia como se v na Figura 5.31.
Figura 5.31 Corrente de recarga do capacitor.
82
A forma de onda apresentada na Figura 5.31 a corrente no capacitor de filtro do
retificador. At o eixo central, a carga est sendo submetida a uma tenso 50% menor que a
nominal, quando abruptamente restaurada. Isto ocasiona um pico de corrente no capacitor,
uma vez que neste momento a fonte deve carreg-lo praticamente instantaneamente, pois h
apenas as resistncias dos cabos de alimentao e a srie equivalente do capacitor para reduzir
a velocidade da carga.
A partir da Figura 5.31, pode-se concluir ainda que, no caso de um afundamento de
tenso em um sistema eltrico de potncia alimentando muitas cargas com caractersticas no
lineares, este pico de recarga dos capacitores poderia provocar um novo afundamento
momentneo de tenso quando o sistema restaurasse o valor nominal.
83
6. CONSIDERAES FINAIS
Desenvolver uma fonte geradora de afundamento de tenso com parmetros
controlados atravs de um programa foi o objetivo deste trabalho de graduao. Visou-se um
melhor aprendizado em conversores CC-CA, em interfaces entre equipamentos diferentes,
neste caso uma placa de aquisio e um circuito de eletrnica de potncia, alm de um
desenvolvimento de um programa em Labview para controle deste circuito. Testes e
simulaes dos circuitos projetados foram feitos visando a validao do clculo de projeto. A
placa do circuito foi desenvolvida, utilizando-se um programa especfico para
desenvolvimento de placas de circuitos impresso, havendo uma grande preocupao com os
posicionamentos dos componentes e trilhas, devido grande interferncia eletromagntica por
utilizar-se alta frequncia de comutao nas chaves.
Aps a montagem do prottipo, testes de funcionamento foram realizados visando a
validao do projeto, compando-o aos resultados calculados com os simulados.
Os ensaios foram feitos aplicando-se diferentes valores de amplitude e durao dos
afundamentos de tenso em cargas de caractersticas e potncias conhecidas. A fonte proposta
quando submetida cargas resistivas apresentou um resultado satisfatrio, sendo a gerao do
afundamento validado para as cargas de potncias inferiores a 400W.
J para a utilizao de cargas no-lineares, neste caso um retificador, a validao da
fonte geradora de afundamentos de tenso no foi possvel devido instabilidade desta
quando submetida ao afundamento. Maiores detalhes a respeito deste problema so melhores
abordados no captulo 5.
Por fim, conclui-se que o resultado esperado deste projeto atingiu a grande parte dos
objetivos propostos, apesar da resposta da fonte projetada no ser satisfatria quando esta
estiver submetida aos afundamentos de tenso com uma carga de potncia maior do que
400W ou cargas no-lineares.
84
7. SUGESTES PARA PROJETOS FUTUROS
Aps a concluso desta monografia e tendo em vista todas as dificuldades encontradas
durante o desenvolvimento da fonte geradora de afundamento de tenso pode-se sugerir os
seguintes temas a serem desenvolvidos:
Fonte de afundamentos de tenso trifsica baseada na topologia de um
conversor CC-CA.
Projeto de uma fonte geradora de afundamentos de tenso, tambm
utilizando a topologia de um conversor CC-CA, porm microcontrolado.
Fonte de afundamentos de tenso utilizando autotrafos.
85
8. REFERNCIAS BIBLIOGRFICAS
ALENCAR NETO, lvaro P; STRAUHS, Faimara do R.; WALENIA, Paulo S. Normas de
formatao e apresentao de trabalhos cientficos. Curitiba. Departamento Acadmico de
Eletrotcnica do Centro Federal de Educao Tecnolgica do Paran, 2004.
BARBI, Ivo. Eletrnica de potncia: projetos de fontes chaveadas. Florianpolis: Ed. Do
Autor, 2001.
BLAKE, Carl; BULL, Chris. International Rectifier. MOSFET or IGBT: Choose wisely.
Disponvel em: <http://www.irf.com>. Acesso: 05/2008.
Folha de dados do circuito integrado CD40106B. Disponvel em: <www.ti.com>. Acesso:
04/2008.
Folha de dados do circuito integrado IR2132. Disponvel em: <http://www.irf.com>. Acesso:
04/2008.
Folha de dados do componente LM339N. Disponvel em: <www.national.com>. Acesso:
05/2008.
Folha de dados do diodo 6A10. Disponvel em: <www.datasheetcatalog.com>. Acesso:
05/2008.
Folha de dados do diodo MUR1560. Disponvel em: <http://onsemi.com>. Acesso: 05/2008.
Folha de dados do MOSFET IRFP460. Disponvel em: <http://www.irf.com>. Acesso:
05/2008.
IEC. Electromagnetic compatibility, IEC 61000. Disponvel em: <www.techstreet.com>.
Acesso: 03/2008.
86
IEEE. IEEE Recommended Practice for Monitoring Electric Power Quality. IEEE Standard
1159 - 1995.
LEBORGNE, Roberto Chouhy. Uma contribuio caracterizao da sensibilidade de
processos industriais frente a afundamentos de tenso. 2003. Dissertao (Mestrado em
Engenharia Eltrica) Coordenao de Ps-Graduao em Engenharia Eltrica, Universidade
Federal de Itajub, Itajub, 2003.
MANCINI, Ron. PALMER, Richard. Texans Instruments. Sine-Wave Oscillator. 2001.
Disponvel em: <www.ti.com>. Acesso: 11/2007.
Manual do inversor de frequncia CFW-08 fabricado pela WEG. Disponvel em:
<www.weg.net>. Acesso: 06/2008.
MEHL, Ewaldo L. M. Curso de Ps-Graduao em Engenharia Eltrica. Qualidade da
energia eltrica. Disponvel em: www.eletrica.ufpr.br. Acesso: 12/2007.
OPERADOR NACIONAL DO SISTEMA ELTRICO. Submdulo 2.2 Padres de
Desempenho da Rede Bsica. Norma aprovada em 24 dez. 2002. Disponvel em
<http://www.ons.org.br> . Acesso: 03/2008.
PINHEIRO FILHO, Ricardo Ferreira. Estudo e implementao de uma fonte de tenso
alternada de 220V/1kW alimentada por fontes CC de 24V. 2005. Dissertao (Mestrado
em Engenharia Eltrica) Programa de Ps-Graduao em Engenharia Eltrica, Universidade
Federal de Santa Catarina, Florianpolis, 2005.
ROMANELI, Eduardo F. Curso de inversores senoidais monofsicos para UPS.
Florianpolis. Departamento de Engenharia Eltrica da Universidade Federal de Santa
Catarina, 2002.
Seo de ajuda do programa LabVIEW. Disponvel em: <www.ni.com>. Acesso: 04/2008.
SEDRA, Adel S.; SMITH, Kenneth C. Microeletrnica. 4. ed. So Paulo: Makron Books
Ltda, 1999.
87
SEMI F42-0999. Test method for semiconductor processing equipment voltage sag
immunity. Disponvel em: <www.powerstandards.com>. Acesso: 03/2008.
Programa Labview, Disponvel em: <www.ni.com>. Acesso: 03/2008.
Programa Multisim, Disponvel em: <www.ni.com>. Acesso: 03/2008.
Programa Protel, Disponvel em: <www.altium.com.>Acesso: 03/2008.
STITT, Mark R.. Burr-Brown. Simple filter turns square waves into sine waves. 1993.
Disponvel em: <www.datasheetcatalog.com>. Acesso: 01/2008.
88
9. APNDICES OUTRAS SOLUES PARA GERAO DA ONDA SENOIDAL DE
REFERNCIA
89
APNDICE A ALTERNATIVA PARA REDUZIR O CUSTO DA PLACA DE AQUISIO.
9.1.1. INTRODUO
Uma segunda alternativa para gerao do sinal senoidal de referncia para o conversor
CC-CA a utilizao de um filtro ativo, bastante usado nos equipamentos de telefonia. O
objetivo deste filtro consiste em converter as ondas quadradas em ondas senoidais de baixa-
distoro a ser usado nesses equipamentos. Isto pode ser feito com um filtro ativo simples
(STITT, 2008).
De acordo com sua srie de Fourier, uma onda quadrada com razo cclica de 50%
possui uma componente harmnica senoidal com a mesma frequncia da onda quadrada
fundamental, conforme demonstrado na Equao 9.1 a seguir (STITT, 2008).
|
\
|
+ + + ... 5
5
1
3
3
1 4