Examen EAEIA Juny 2014

Electrnica Analgica (EA-EIA 820222). Examen Final. Quadrimestre de Primavera. Curs 2013-14.
_______________________________________________________________________________________________
_______________________________________________________________________________________________ 1

"La Tecnologa es una competicin entre la Ingeniera, que trata de crear mejores equipos a prueba de tontos, y el Universo, que trata de
crear mejores tontos Por ahora, el Universo va ganando".
GRAU: Enginyeria en Electrnica Industrial i Automtica
ASSIGNATURA: Electrnica Analgica (EAEIA)
Quadrimestre 6Q. Curs 2013-14. Quadrimestre de Primavera
EXAMEN FINAL (19 de juny de 2014)
PROFESSOR: Herminio Martnez

Apellidos: ____________________________________ Nombre: ________________________

D.N.I.: ______________________________

Slo para Repetidores: Convalidacin de Laboratorio
Convalidacin de Laboratorio:
(marcar con una cruz).

IMPORTANTE PARA REALIZAR EL EXAMEN:

Contestad de forma clara y ordenada en hojas aparte cada uno de los tres problemas.
Si se quiere, puede realizarse el examen a lpiz.
Tiempo estimado: 1 h, 30 min.

Problema 1 (3 puntos):

Los optoacopladores (optocouplers), aisladores pticos o barreras pticas, generalmente se
utilizan para transmitir seales desde una parte de un sistema electrnico a otra sin que exista una
conexin elctrica entre ambas, aislando, de forma ptica, una parte del circuito de otra. De esta
manera, se evita que bloques de un circuito susceptibles de provocar interferencias en el entorno
(por ejemplo, sistemas electrnicos de potencia o que trabajan con seales conmutadas todo o
nada), interfieran en otros bloques ms delicados o susceptibles de verse afectados por los
primeros (por ejemplo, etapas analgicas de amplificacin de bajo ruido).

Bsicamente, un dispositivo optoacoplador se compone de un diodo emisor de luz (LED),
el cual emite luz cuando se polariza en directa, y un fotodiodo (o tambin un fototransistor) que
convierte la luz incidente en una corriente cuando est polarizado en inversa. La figura 1.1 muestra
el esquema de un opto-acoplador genrico.

La potencia luminosa emitida por un diodo LED se puede considerar que es directamente
proporcional a la corriente que circula por el diodo (i
in
), pero esta potencia emitida es una funcin
no lineal de la tensin aplicada al diodo (debido a la caracterstica i-v no lineal del diodo LED). Por
tanto, habitualmente, la seal de entrada a un opto-acoplador se genera mediante una fuente de
corriente.

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 2
Por otra parte, el fotodiodo de salida produce una corriente inversa (i
out
) que podemos
considerar que es proporcional a la intensidad de luz que incide sobre el mismo. La relacin entre
las corrientes de salida i
out
y de entrada i
in
se conoce como razn o relacin de transferencia de
corriente, CTR (current transfer ratio), parmetro que viene definido por la expresin siguiente:

| |
100 %
out
in
i
CTR
i
=

Diodo LED
i
in
(t) i
out
(t)
Fotodiodo

Fig. 1.1.- Estructura de un optoacoplador bsico constituido por un diodo LED y un fotodiodo.

En virtud de lo expuesto anteriormente, para poder transmitir una tensin analgica a travs
de un aislamiento ptico, es necesario el uso de circuitos convertidores de tensin a corriente y de
corriente a tensin. En la figura 1.2 se muestra un circuito simple que permitir la transmisin de
una seal de entrada v
in
(t) tensin a travs de un optoacoplador, y que es el que se propone analizar
en este problema.

R
1

R
2

v
in
(t)
R
3

-
+
OA
1

V
CC1

V
EE1

R
4

-
+
OA
2

V
CC2

V
EE2

v
out
(t)
i
in
(t) i
out
(t)

Opto-acoplador

Fig. 1.2.- Circuito para la transmisin de una seal v
in
(t) usando un opto-acoplador.

A partir del esquema mostrado en la figura 1.2, y de la informacin proporcionada en el
enunciado, se pide:

1.- Determinar la funcin que relaciona i
in
(t) con v
in
(t).
2.- Determinar la funcin que relaciona v
out
(t) con i
out
(t).
out
(t) con v
in
(t).
_______________________________________________________________________________________________
_______________________________________________________________________________________________ 3
4.- Si se elige un modelo comercial de optoacoplador con CTR=50%, proponer un valor para
los componentes del circuito con el fin de obtener una tensin de salida igual (en mdulo) a
la tensin de entrada, con una impedancia de entrada de 10 k, y minimizando el nmeros
de valores en los resistores del circuito.

TABLA 1.I.- VALORES ESTNDARES PARA RESISTORES Y CONDENSADORES.

E3 E6 E12 E24 E48 E96 E3 E6 E12 E24 E48 E96 E3 E6 E12 E24 E48 E96
50% 20% 10% 5% 2% 1% 50% 20% 10% 5% 2% 1% 50% 20% 10% 5% 2% 1%
10 10 10 10 10,0 10,0 21,5 21,5 46,4 46,4
10,2 22 22 22 22 22,1 47 47 47 47 47,5
10,5 10,5 22,6 22,6 48,7 48,7
10,7 23,2 49,9
11 11,0 11,0 23,7 23,7 51 51,1 51,1
11,3 24 24,3 52,3
11,5 11,5 24,9 24,9 53,6 53,6
11,8 25,5 54,9
12 12 12,1 12,1 26,1 26,1 56 56 56,2 56,2
12,4 27 27 26,7 57,6
12,7 12,7 27,4 27,4 59,0 59,0
13 13,0 28,0 60,4
13,3 13,3 28,7 28,7 62 61,9 61,9
13,7 29,4 63,4
14,0 14,0 30 30,1 30,1 64,9 64,9
14,3 30,9 66,5
14,7 14,7 31,6 31,6 68 68 68 68,1 68,1
15 15 15 15,0 32,4 69,8
15,4 15,4 33 33 33 33,2 33,2 71,5 71,5
15,8 34,0 73,2
16 16,2 16,2 34,8 34,8 75 75,0 75,0
16,5 36 35,7 76,8
16,9 16,9 36,5 36,5 78,7 78,7
17,4 37,4 80,6
17,8 17,8 38,3 38,3 82 82 82,5 82,5
18 18 18,2 39 39 39,2 84,5
18,7 18,7 40,2 40,2 86,6 86,6
19,1 41,2 88,7
19,6 19,6 42,2 42,2 91 90,9 90,9
20 20,0 43 43,2 93,1
20,5 20,5 44,2 44,2 95,3 95,3
21,0 45,3 97,6


Para una determinada aplicacin de audio, necesitamos realizar el diseo de un oscilador.
Entre las diferentes variantes, nos decantamos por el esquema de un oscilador RC como el de la
figura 2.1, que representa una variante del conocido como oscilador de Bubba.

A partir del esquema elctrico mostrado, y considerando tanto los amplificadores
operacionales como la etapa amplificadora de tensin completamente ideales, se pide:

1.- Determinar analticamente la expresin matemtica de la frecuencia (f
O
) de la seal generada
en las salidas v
out1
(t) y v
out2
(t) en funcin de los componentes del circuito.
2.- Determinar analticamente el valor de la ganancia de tensin (A
V
) de la etapa amplificadora
del circuito oscilador para conseguir tener oscilaciones mantenidas.
3.- Especificar los valores de aquellos componentes del circuito necesarios para obtener
oscilaciones de salida con una frecuencia de 33 kHz.
_______________________________________________________________________________________________
_______________________________________________________________________________________________ 4
4.- Realizar el diseo completo, con valor de todos los componentes, del circuito electrnico
que implemente la etapa amplificadora A
V
. Se desea obtener una seal senoidal de 10 V de
amplitud, sin que existan recortes o saturaciones inaceptables en la seal de salida del
circuito.
5.- Dibujar detalladamente las formas de onda temporales (en un mismo eje de tiempos) en los
puntos del circuito v
out1
(t), v
out2
(t), v
out3
(t) y v
out4
(t). Indicar claramente el desfase existente
entre las seales y la amplitud de cada una de las mismas.

-
+
OA
2

V
CC

V
EE

-
+
OA
1

V
CC

V
EE

v
out1
(t)
Etapa
amplificadora
v
out2
(t)
C
C
R
R
C
R
v
out3
(t)
v
out4
(t)

A
V

Fig. 2.1.- Oscilador RC basado en una modificacin de la estructura original de Bubba.

Nota Importante: Todo los componentes pasivos obtenidos en el diseo debern estandarizarse a
valores comerciales de la serie E-96 para los resistores y E-12 para los condensadores.


Deseamos realizar un sencillo y prctico amplificador transistorizado para amplificar el
sonido procedente del MP3 (que posee una impedancia de salida tpica de 50 ), y poderlo as
escuchar mediante un altavoz de salida. Para ello, buscando posibles soluciones, recurrimos al
esquema de la figura 3.1, donde se muestra el esquema del amplificador formado por dos etapas. El
circuito lo alimentaremos con una tensin unipolar V
CC
=24 V, la carga R
L
representar la resistencia
de entrada de la siguiente etapa (etapa que no se considerar en el presente problema), y para el
transistor Q
1
escogeremos el modelo comercial 2N2222A. Las caractersticas elctricas parciales de
dicho modelo dadas por su fabricante pueden verse en la figura 3.2.

A partir de esquema de la figura 3.1 se pide:

1.- Determinar la mxima excursin de pico de la seal de salida sin recortes de la misma.
2.- Determinar analticamente las expresiones y correspondientes valores de las resistencias de
entrada y salida del amplificador a frecuencias medias.
3.- Determinar analticamente las expresiones y correspondientes valores de las ganancias de
tensin, corriente y potencia del amplificador a frecuencias medias.

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 5
R
E2

C
C

R
B2

R
B1

Q
1

R
C

v
in
(t)
C
B

C
E

R
S

v
S
(t)
Salida
del MP3
50 O
+ R
L

V
CC
=+24 V
R
E1

56 kO
10 kO
4,7 kO
22 kO
R
E

v
c
(t)
v
out
(t)
61,9 O
1,5 kO
100 F
100 F
100 F

+

Fig. 3.1.- Etapa preamplificadora transistorizada a analizar.

Fig. 3.2.- Caractersticas elctricas parciales del transistor 2N2222A suministradas por el fabricante Philips.
_______________________________________________________________________________________________
_______________________________________________________________________________________________ 6
Recordatori.

Per determinar el guany a freqncies mitges, feu servir un dels models del transistor bipolar de
la figura 3.3. Els parmetres del model poden calcular-se mitjanant les segents expressions:

C
m
T
I
g
V
=
T
C m
V
r
I g
t
|
| = =
T
e
E
V
r
I
=

on I
C
i I
E
sn, respectivament, els corrents de collector i emissor en DC, i V
T
(tensi trmica) la
podem considerar constant i igual a 25,8 mV (valor per a una temperatura de 25 C).

g
m
v
be
(t)
r
t

B C
E
v
be
(t)
v
ce
(t)
i
c
(t) i
b
(t)
i
e
(t)
(a) (b) (c)
g
m
v
be
(t)
r
e

B
C
E
v
be
(t)
v
ce
(t)
i
c
(t)
i
b
(t)
i
e
(t)
|i
b
(t)
r
t

B C
E
v
be
(t)
v
ce
(t)
i
c
(t) i
b
(t)
i
e
(t)

+

+

+

+ +

+

Fig. 3.3.- Models en petit senyal del transistor bipolar:
(a) Modelo hbrid en t com a font de corrent controlada per corrent (amplificador de corrent).
(b) Model hbrid en t com a font de corrent controlada per tensi (amplificador de transconductancia).
(c) Model en T com a font de corrent controlada per tensi.

La resistncia equivalent que veu el condensador demissor C
E
de la figura 3.1 s igual a:

( )
1 2
,
/ / / /
/ /
1
S B B
E eq E
R R R R
R R
t
|
+ (
=
(
+

Per obtenir que el punt de polaritzaci Q estigui al centre de la recta de crrega dAC, sha de
complir:

CC
CQ
DC AC
V
I
R R
=
+

essent R
DC
la resistncia total equivalent que hi ha a la malla de collector-emissor del transistor
en DC, i R
AC
la resistncia total equivalent que hi ha en aquesta malla per en AC.

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 7
Hojas de Resultados Obtenidos

Nota Importante: Incluir en esta hoja los resultados hallados a las preguntas planteadas en los problemas.

Apellidos: _________________________________ Nombre: _____________________
D.N.I.: ________________________

Problema1

1)

i
in
(t) =

2)

v
out
(t) =

3)

v
out
(t) =

4)

R
1
= R
2
= R
3
= R
4
=

Problema2

1)

f
o
=

2)

A
V
=

3)
_______________________________________________________________________________________________
_______________________________________________________________________________________________ 8
4)

5)

Problema3

1)

v
out,mx
=

R
in
=

R
in
=

2)

R
out
=

R
out
=

A
v
=

A
v
=

A
i
=

A
i
=
3)

A
p
=

A
p
=
_______________________________________________________________________________________________
_______________________________________________________________________________________________ 9
Solucin Propuesta para el Problema 1:

1.- Determinar la funcin que relaciona i
in
(t) con v
in
(t).

El circuito a analizar en este apartado es la primera parte o primer bloque del esquema dado
en el enunciado (alrededor del amplificador operacional OA
1
), donde intervienen las corrientes
mostradas en la figura S1.1 siguiente:

R
1

R
2

v
in
(t)
R
3

-
+
OA
1

V
CC1

V
EE1

R
4

-
+
OA
2

V
CC2

V
EE2

v
out
(t)
i
in
(t)
i
out
(t)
v
x
(t)
i
3
(t)
i
1
(t)
i
2
(t)

Opto-acoplador

Fig. S1.1.- Esquema del circuito electrnico a analizar en el problema, con las corrientes existentes en el mismo.

Aplicando la primera ley de Kirchhoff en el nudo v
x
del circuito, tenemos:

2 3
( ) ( ) ( )
in
i t i t i t =
(S1-1)

Por un lado, la corriente i
2
(t), que es igual a i
1
(t) considerando ideal el amplificador operacional
OA
1
, viene dada por:

2 1
1
( )
( ) ( )
in
v t
i t i t
R
= =
(S1-2)

Gracias al cortocircuito virtual que proporciona el amplificador operacional OA
1
entre sus dos
entradas, nos queda:

2 2 2 1 2
1
( )
( ) ( ) ( )
in
x
v t
v t R i t R i t R
R
= = = ,
(S1-3)

Y la corriente i
3
(t) es igual a:

2 1 2
3
3 3 3 1
( ) ( ) ( )
( )
x in
v t v t R i t R
i t
R R R R
= = =
(S1-4)

Finalmente, tenemos:
_______________________________________________________________________________________________
_______________________________________________________________________________________________ 10

2 2
2 3
1 3 1 1 3 1
( ) ( ) ( ) ( )
( ) ( ) ( )
in in in in
in
v t v t v t v t R R
i t i t i t
R R R R R R
| |
= = = +
|
\ .

(S1-5)

O, equivalentemente:

2
3 1
1
( ) 1 ( )
in in
R
i t v t
R R
| || |
= +
| |
\ . \ .

(S1-6)

Como podemos apreciar, la corriente i
in
(t) que circula por el diodo LED es directamente
proporcional a la tensin de entrada v
in
(t) al circuito. Por tanto, la primera etapa es, de hecho, un
convertidor tensin a corriente (V/I). En dicho bloque, existe un factor de ganancia, que es la
transconductancia del circuito que denominaremos G
m
(expresada en S), de valor:

2
3 1
( ) 1
1
( )
in
m
in
i t R
G
v t R R
| || |
= = +
| |
\ . \ .

(S1-7)

out
(t) con i
out
(t).

En el circuito de salida propuesto, que es un simple conversor corriente a tensin inversor
(I/V), se verifica, teniendo en cuenta que el amplificador operacional OA
2
tambin es ideal, que:

4
( ) ( )
out out
v t R i t =

(S1-8)

out
(t) con v
in
(t).

A partir de las expresiones parciales encontradas en los dos apartados precedentes, y de la
relacin de transferencia de corriente CTR del opto-acoplador:

| |
100 %
out
in
i
CTR
i
=
(S1-9)

la funcin de salida del circuito v
out
(t) ser la siguiente:

4 2
1 3
( ) 1 ( )
100
out in
R R CTR
v t v t
R R
| | | |
= +
| |
\ .\ .

(S1-10)

4.- Si se elige un modelo comercial de optoacoplador con CTR=50%, proponer un valor para
los componentes del circuito con el fin de obtener una tensin de salida igual (en mdulo) a la
tensin de entrada, con una impedancia de entrada de 10 k, y minimizando el nmeros de
valores en los componentes del circuito.
_______________________________________________________________________________________________
_______________________________________________________________________________________________ 11

Si queremos minimizar, como nos dice el enunciado del problema, el nmero de valores en
los componentes del circuito, podemos escoger iguales los valores de los resistores, que
denominaremos R. Bajo estas condiciones, la expresin obtenida en el apartado anterior para la
tensin de salida v
out
(t) se simplifica a:

4 2
1 3
( ) 1 ( ) 1 ( ) ( )
100 100 50
out in in in
R R CTR CTR R R CTR
v t v t v t v t
R R R R
| | | |
| || |
= + = + =
| | | |
\ .\ .
\ .\ .

(S1-11)

Y, como, el CTR del opto-acoplador escogido es del 50%, nos queda finalmente:

( ) ( )
out in
v t v t =

(S1-12)

Por otro lado, considerando los amplificadores operacionales ideales, y gracias al
cortocircuito virtual del amplificador OA
1
entre sus dos entradas, como la impedancia de entrada al
circuito viene dada por el resistor R
1
, todos los resistores del circuito debern de ser igual a R=10
kO, consiguiendo las especificaciones de diseo requeridas en el enunciado del problema:

1 2 3 4
10 R R R R R k = = = = = O

(S1-13)

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 12

1.- Determinar analticamente la expresin matemtica de la frecuencia (f
O
) de la seal
generada en las salidas v
out1
(t) y v
out2
(t) en funcin de los componentes del circuito.

Podemos hacer el anlisis del oscilador bajo estudio de forma sencilla. En efecto, el circuito
est formado por tres clulas RC pasivas del tipo pasa-bajos (redes de retraso de fase), separadas
mediante sendos buffers seguidores de tensin (ver la figura S-2.1). Analizando la funcin de
transferencia de una sola etapa RC, cada una de ellas posee una funcin de transferencia parcial
H
1
(s) dada por:

1
1
( )
1
H s
RCs
=
+
(S2-1)

-
+
OA
2

V
CC

V
EE

-
+
OA
1

V
CC

V
EE

v
out1
(t)
Etapa
amplificadora
v
out2
(t)
C
C
R
R
C
R
v
out3
(t)
v
out 4
(t)

A
V

H
2
(s)
H
1
(s)
H
3
(s)
Bloque de realimentacin
(s) = H
1
(s) H
2
(s) H
3
(s) = [H
1
(s)]
3

Fig. S-2.1.- Oscilador RC bajo estudio, donde se indican en detalles las tres clulas que forman el bloque de
realimentacin (s).

Por tanto, y teniendo en cuenta que los buffers separadores hacen que no exista efecto de
carga entre las diferentes clulas conectadas en el circuito, la funcin de transferencia del bloque de
realimentacin, (s), sin incluir la etapa amplificadora, vendr dada por la expresin:

( )
3
2
1 1 1
( )
1 1
2 1
s
RCs RCs
RCs RCs
|
| |
= =
|
+ +
\ . + +

(S2-2)

Y operando resulta:

( ) ( ) ( )
3 2
1
( )
3 3 1
s
RCs RCs RCs
| =
+ + +

(S2-3)

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 13
De esta forma, el valor de la transmitancia (j) es igual a:

( ) ( ) ( )
3 2
1
( )
3 3 1
j
jRC jRC jRC
| e
e e e
=
+ + +
,
(S2-4)

expresin que nos conduce a:

( ) ( ) ( )
2 3
1
( )
1 3 3
j
RC j RC RC
| e
e e e
=
( (
+

(S2-5)

Nota importante: Obsrvese que el hecho de tener los seguidores de tensin entre clula y clula hace que
no existan efectos de carga entre dichas clulas.

En efecto, supongamos dos clulas pasa-bajos de 1
er
orden como las mostradas en la figura S-2.2.
Ntese que en dicho circuito, el hecho de tener el seguidor de tensin (buffer) entre ellas hace que la
impedancia de carga que ve la primera clula sea infinita (es decir, la de entrada del amplificador
operacional). Por tanto, en este caso, la funcin de transferencia global H
T
(s) de las dos clulas vendr dada
por el producto de las funciones de transferencia individuales de cada clula; es decir, como en el caso que
nos ocupa son clulas idnticas:

( )
2
1 2 2
1 1 1 1
( ) ( ) ( )
1 1 1
2 1
T
H s H s H s
RCs RCs RCs
RCs RCs
| |
= = = =
|
+ + +
\ . + +

(S2-6)

-
+
OA
1

V
CC

V
EE
R
v
B
(t)
C
v
A
(t)
I
+
=0 mA
R
C

Fig. S-2.2.- Clulas pasa-bajos pasivas de 1
er
orden aisladas mediante un seguidor de tensin entre ellas.

En cambio, si no existe el buffer seguidor, tal y como muestra la figura S-2.3, tenemos que el anlisis
de la funcin de transferencia deber hacerse conjuntamente teniendo en cuenta el acople entre clulas, pues
la corriente de entrada a la segunda clula no ser en este caso igual a cero.

v
B
(t) v
A
(t)
Z
eq
(s)
v
X
(t)
= 0 mA
R
C
R
C

Fig. S-2.3.- Clulas pasa-bajos de 1
er
orden pasivas no aisladas (con acople entre ellas).
_______________________________________________________________________________________________
_______________________________________________________________________________________________ 14

De esta forma, la impedancia equivalente Z
eq
(s) del circuito de la figura S-2.3 es igual a:

( )
2
1
1 1
1 1
( ) / /
1 1
eq
RCs
RCs
sC
sC sC
Z s R
RCs sC sC
sC sC
+
+ | |
|
| |
\ .
= + = =
|
+ | |
\ .
+
|
\ .
2 RCs
sC
+
( )
1
2
RCs
Cs RCs
+
=
+
(S2-7)

Por tanto, la tensin V
X
(s) entre ambas, en funcin de la tensin de entrada V
A
(s), es igual a:

( )
( )
( )
2
1
( ) 2
1
( ) ( ) ( ) ( )
1
( )
3 1
2
eq
X A A A
eq
RCs
Z s Cs RCs
RCs
V s V s V s V s
RCs
R Z s
RCs RCs
R
Cs RCs
+
+
+
= = =
+
+
+ +
+
+

(S2-8)

Y la tensin V
B
(s) a la salida es:

1
1 1
( ) ( ) ( ) ( )
1
1
B X X A
RCs
sC
V s V s V s V s
RCs
R
sC
+
= = =
+
+
( )
2
1
1
3 1
RCs
RCs RCs
+
+ +
( )
2
1
( ) ( )
3 1
B A
V s V s
RCs RCs
=
+ +

(S2-9)

Que nos conduce a una funcin de transferencia global H
T
(s)=V
B
(s)/V
A
(s) dada por:

( )
2
( ) 1
( )
( )
3 1
B
T
A
V s
H s
V s
RCs RCs
= =
+ +

(S2-10)

Obsrvese que tanto la expresin (S2-10) como la (S2-6) son funciones de transferencia pasa-bajos de
segundo orden. Sin embargo, los coeficientes del denominador no coinciden, no siendo, por tanto,
redes elctricas equivalentes.

El criterio de Barkhausen nos dice que si existe una frecuencia
O
(frecuencia de oscilacin)
donde se cumpla:

( ) ( ) ( )
2 3
( ) 1 0 10
1
1 0 10
1 3 3
V O
V
O O O
A j j
A j
RC j RC RC
| e
e e e
= + =
= + =
( (
+

,
(S2-11)

el circuito oscilar a dicha frecuencia e
O
. De esta manera, la parte imaginaria del producto
( )
V O
A j | e deber ser igual a cero; es decir:

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 15
( ) ( )
3
( ) 1 0 10 3 0
V O O O
A j j RC RC | e e e = + = = , (S2-12)

que nos conduce a una frecuencia de oscilacin f
O
que viene dada por:

3 3
2
O O
f
RC RC
e
t
= =

(S2-13)

2.- Determinar analticamente el valor de la ganancia de tensin (A
V
) de la etapa
amplificadora del circuito oscilador para conseguir tener oscilaciones mantenidas.

Volviendo a la expresin (S2-11):

( ) ( ) ( )
2 3
( ) 1 0 10
1
1 3 3
1
1 3
V O
V
O O O
V
A j j
A
RC j RC RC
A
RC
| e
e e e
= + =
=
( (
+

=
3
RC
2
1 0
0
j
j
= +
(
| |
( +
|
(
\ .

(S2-14)

Con lo que la ganancia que debe tener el amplificador de tensin para hacer que el circuito tenga
oscilaciones de salida mantenidas deber cumplir:

1
1
8
V
A
| |
=
|
\ .
8
V
A =

(S2-15)

Es decir, dicho amplificador debe consistir en una etapa amplificadora inversora con ganancia
mnima (en valor absoluto) igual a ocho.

3.- Especificar los valores de aquellos componentes del circuito necesarios para obtener
oscilaciones de salida con una frecuencia de 33 kHz.

La frecuencia de oscilacin depende exclusivamente del valor de los componentes R y C de
las cuatro clulas pasivas. Como consecuencia, teniendo en cuenta la expresin (S2-13), y
escogiendo un valor estndar para C igual a 1,2 nF:

1, 2 (serie E-12) C nF =
,
(S2-16)

para el valor de frecuencia dado, se requiere un valor para los resistores de la red de realimentacin,
(s), igual a:

3
3 3 3
6961, 22
2 2 2 33 10 1, 2
O
O
f R
RC f C Hz nF t t t
= = = = O

(S2-17)
_______________________________________________________________________________________________
_______________________________________________________________________________________________ 16

Esto hace, finalmente, que tengamos unos valores para los componentes pasivos de la red de
realimentacin iguales a:

1, 2 (serie E-12)
6961, 22 6980 (serie E-96)
C nF
R R
=
= O = O

(S2-18)

4.- Realizar el diseo completo, con valor de todos los componentes, del circuito electrnico
que implemente la etapa amplificadora A
V
. Se desea obtener una seal senoidal de 10 V de
amplitud, sin que existan recortes o saturaciones inaceptables en la seal de salida del
circuito.

El circuito puede estar formado por un amplificador inversor basado en amplificador
operacional con una red basada en diodos y resistencias que limite la ganancia del circuito (control
automtico de ganancia) para evitar saturaciones indeseables. Una alternativa posible podra ser el
esquema de la figura S-2.4.

R
1

R
2

v
in
(t)
R
3

D
2

D
1

-
+
OA
3

V
CC

V
EE
v
out
(t)

Fig. S-2.4.- Etapa amplificadora para la estabilizacin de la amplitud de la seal de salida.

Como sabemos, para que el oscilador arranque adecuadamente, es necesario que el valor
absoluto de la ganancia inicial de la etapa amplificadora deba ser mayor que 8. Dicha ganancia
inicial, considerando que en el arranque del circuito oscilador los diodos D
1
y D
2
estarn en corte,
vendr dada por:

2
1
V
R
A
R
=
(S2-19)

Esto implica que:

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 17
2
2 1 1 2 2
1
8 8 Si : 10 80 100
V
R
A R R R k R k R k
R
= > > = O > O = O
(S2-20)

1 2
10, 0 ; 100 (serie E-96) R k R k = O = O

(S2-21)

Considerando D
1
y D
2
como diodos ideales, con tensiones umbrales V
igual a 0,7 V,
tenemos:

3
1 2 3
1 2
( ) ( )
( ) ( )
( ) ( )
out out
in out
in out
v t V V v t
v t v t
R
v t v t
R R R
R R

(
= + =
(

+

(S2-22)

Si deseamos una tensin de salida con amplitud (valor de pico) igual a 10 V, la entrada al
amplificador ser:

,
,
( )
( ) 10
8 ( ) 1, 25
( ) 8
out pico
out
V in pico
in V
v t
v t V
A v t V
v t A
= = = = =
,
(S2-23)

donde el signo negativo indica que existe un desfase de 180 entre entrada y salida (cuando la salida
est en su pico mximo, la seal entrada est en su pico mnomo valle). Por tanto, deber
cumplirse:

( )
3
, ,
1 2
( ) 0, 7 10
9, 3
372, 0
1, 25 10
125 100
10, 0 100
out
in pico out pico
V v t V V
V
R k
v v V V
A A
k k
R R

= = = = O
+
+
+
O O

(S2-24)

Que nos lleva a un valor estndar, segn la serie E-96, igual a:

3 3
372, 0 374 (serie E-96) R k R k = O = O

(S2-25)

Obsrvese que en esta estructura, la impedancia de entrada de la etapa amplificadora viene
dada por el valor de resistor R
1
. Dicho valor, al incluir el amplificador dentro del oscilador, queda
en paralelo con la impedancia del condensador C de la tercera clula del bloque de realimentacin,
tal y como se puede apreciar en la figura S-2.5 (obsrvese que debido al cortocircuito virtual
provocado por el amplificador operacional el OA
3
entre sus dos entradas, el resistor R
1
y el
condensador C de la tercera clula quedan conectados en paralelo). Este acoplo provoca un efecto
de carga indeseable entre la tercera clula del bloque de realimentacin y la etapa amplificadora.

Para evitarlo, podemos aadir un cuarto amplificador operacional configurado como
seguidor de tensin (buffer) a la salida de esta tercera clula, y justo a la entrada del amplificador
inversor. Dicho buffer aislar la clula de la impedancia de entrada del amplificador. Los valores
finales de todos los componentes del circuito oscilador diseado se muestran en la figura S-2.6,
donde ya se ha aadido el mencionado buffer se aislamiento.

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 18
-
+
OA
2

V
CC

V
EE

-
+
OA
1

V
CC
V
EE

v
out1
(t)
v
out2
(t)
C
C
R
R
C
R
R
1

R
2

R
3

D
2

D
1

-
+
OA
3

V
CC

V
EE
Etapa
amplificadora
10 k
100 k
374 k
1,2 nF
1,2 nF
1,2 nF
6980
6980
6980

Fig. S-2.5.- Oscilador RC completo basado en una modificacin de la estructura original de Bubba, con la inclusin de
la etapa amplificadora.

-
+
OA
2

V
CC

V
EE

-
+
OA
1

V
CC
V
EE

v
out1
(t)
v
out2
(t)
C
C
R
R
C
R
R
1

R
2

R
3

D
2

D
1

-
+
OA
4

V
CC

V
EE

Etapa
amplificadora
10 k
100 k
374 k
-
+
OA
3

V
EE

V
CC

1,2 nF
1,2 nF
1,2 nF
6980
6980
6980

Fig. S-2.6.- Oscilador RC completo basado en una modificacin de la estructura original de Bubba, con la inclusin de
la etapa amplificadora y un seguidor adaptador (amplificador operacional OA
3
) de impedancias.

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 19
Nota importante: Obsrvese que, para esta frecuencia de oscilacin, tanto los amplificadores
operacionales como los diodos utilizados debern tener suficiente velocidad en su respuesta para no
provocar distorsiones en la seal de salida debidas a causas de slew-rate. Amplificadores
operacionales como el TL081 (TL082 con dos VFOAs en el mismo encapsulado TL084 con
cuatro) y diodos como el 1N4148 seran adecuados.

5.- Dibujar detalladamente las formas de onda temporales (en un mismo eje de tiempos) en los
puntos del circuito v
out1
(t), v
out2
(t), v
out3
(t) y v
out4
(t). Indicar claramente el desfase existente entre
las seales y la amplitud de cada una de las mismas.

Las formas de onda pedidas se mostrarn en los resultados de simulacin que se presentan a
continuacin, donde se vern tambin los desfases pedidos entre las seales generadas de una forma
clara.

Resultados de Simulacin Obtenidos Mediante OrCAD
-PSpice
del Circuito Oscilador

Sinusoidal Diseado.

La figura S-2.7 muestra el esquemtico en OrCAD
-PSpice
del oscilador diseado donde

se aprecia que la etapa amplificadora inversora incluida. Por su parte, la figura S-2.8 muestra el
transitorio de arranque del oscilador. Las dos seales visualizadas son la tensin v
out1
(t) en el
terminal de salida del amplificador inversor y v
out2
(t) en su entrada.

Por su parte, las seales en rgimen estacionario se pueden apreciar en la figura S-2.9.
Ambas seales estn desfasadas 180. Por otro lado, la amplitud de la seal v
out1
(t) es unas 7,22
veces la de la seal v
out2
(t).

Nota importante: Debido a que el circuito de control de ganancia es de hecho una red no linear por
tener los diodos (que son componentes inherentemente no lineales), el valor calculado para R
3
es
solamente una estimacin para fijar, de forma aproximada, la amplitud de salida. Ahora bien, el
anlisis proporciona una buena base para el diseo del circuito.

El valor de 246,5 k (y no de 374 k) en el esquemtico de PSpice
est optimizado para

obtener una amplitud de salida de 10 V de pico. Obsrvese que un potencimetro en R
3
permitira
ajustar sin ningn problema la amplitud de salida al valor deseado.

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 20
VEE
C2
1.2nF
U1A
TL084
3
2
4
1
1
1
+
-
V
+
V
-
OUT
VEE
VEE
R3
6980
R1
6980 C3
1.2nF
VEE
VCC
0
VCC
R2
6980
VCC
0
U1D
TL084
12
13
4
1
1
14
+
-
V
+
V
-
OUT
RA3
246.5k
VCC
VEE
RA1
10k
D1
D1N4148
U1B
TL084
5
6
4
1
1
7
+
-
V
+
V
-
OUT
VCC
TD =0
TF =0.1us
PW =0.5s
PER =1s
V1 =0
TR =0.1us
V2 =+12V
V
Vout1
0
RA2
100k
D2
D1N4148
V
0
Vout2
V
U1C
TL084
10
9
4
1
1
8
+
-
V
+
V
-
OUT
0
Vout3
VEE
TD =0
TF =0.1us
PW =0.5s
PER =1s
V1 =0
TR =0.1us
V2 =-12V
V
C1
1.2nF
Vout4
VCC

Fig. S-2.7.- Esquemtico en OrCAD
-PSpice
del oscilador RC diseado.

Ti me
0s 0. 1ms 0. 2ms 0. 3ms 0. 4ms 0. 5ms 0. 6ms 0. 7ms 0. 8ms 0. 9ms 1. 0ms
V( Vout 1) V( Vout 2)
- 12V
- 8V
- 4V
0V
4V
8V
12V

Fig. S-2.8.- Transitorio de arranque del circuito oscilador diseado. La seal visualizada de color azul es la tensin
v
out1
(t) en el terminal de salida del amplificador de inversor, mientras que v
out2
(t), en color rojo, es la seal de entrada a
dicho amplificador.

La figura S-2.10 representa las seales v
out1
(t), v
out2
(t), v
out3
(t) y v
out4
(t) pedidas en rgimen
estacionario. Obsrvese, que, como era de esperar, las seales v
out1
(t) y v
out2
(t) (entrada y salida del
amplificador inversor) estn desfasadas 180. Este desfase, sumado a los 180 del bloque de
realimentacin (s), proporcionan un desfase total de 360 (o, equivalentemente, de 0). Por tanto, al
ser clulas idnticas las que conforman el bloque de realimentacin (s), cada una de ellas
contribuye con un desfase parcial de 60.

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 21
Ti me
9. 90ms 9. 91ms 9. 92ms 9. 93ms 9. 94ms 9. 95ms 9. 96ms 9. 97ms 9. 98ms 9. 99ms 10. 00ms
- 12V
- 8V
- 4V
0V
4V
8V
12V
( 9, 95 ms ; 1, 40 V )
( 9, 93 ms ; 10, 11 V )

Fig. S-2.9.- Seales v
out1
(t) (traza de color azul) y v
out2
(t) (traza de color rojo) en rgimen estacionario. Ambas seales
estn desfasadas 180. Por otro lado, la amplitud de la seal v
out1
(t) es unas 7,22 veces la de la seal v
out2
(t).

Ti me
V( Vout 1) V( Vout 2) V( Vout 3) V( Vout 4)
- 12V
- 8V
- 4V
0V
4V
8V
12V
( 9, 95 ms ; 1, 40 V )
( 9, 94 ms ; 2, 72 V )
( 9, 94 ms ; 5, 23 V )
( 9, 93 ms ; 10, 10 V )

Fig. S-2.10.- Seales en rgimen estacionario los puntos de inters del circuito oscilador diseado: v
out1
(t), v
out2
(t),
v
out3
(t) y v
out4
(t).

Por otro lado, para determinar la relacin de amplitudes entre las seales, debemos tener en
cuenta que, segn nos dice el criterio de Barkhausen, como la ganancia mnima para que el circuito
oscile adecuadamente es de 8, la atenuacin total que tienen las cuatro clulas de la red de
realimentacin (s) es de un factor 1/8. Por tanto, como las cuatro clulas son idnticas, la
atenuacin de cada una de ellas es 1/ 2.
_______________________________________________________________________________________________
_______________________________________________________________________________________________ 22

De esta forma, la atenuacin presente entre v
out1
(t) y v
out4
(t) ser de un factor , tal y como
podemos apreciar en la figura S-10 precedente. Es decir, la amplitud de la seal v
out4
(t) es,
aproximadamente, la mitad que la de la seal v
out1
(t). Como consecuencia, si la amplitud de salida
v
out1
(t) es igual a 10 V, la seal v
out4
(t) tendr una amplitud igual a 5 V. As mismo, entre las seales
v
out4
(t) y v
out3
(t) vuelve a haber otro factor de atenuacin de , y lo mismo sucede entre v
out3
(t) y
v
out2
(t). De esta forma, la atenuacin global que muestra la red de realimentacin (s) es igual a 1/8.

Finalmente, el espectro de la seal obtenida cuando tenemos oscilaciones mantenidas en el
circuito de la figura S-2.7 es el mostrado en la figuras S-2.11, donde se aprecia una frecuencia de
oscilacin final de 31,4 kHz.

Fr equency
0Hz 10KHz 20KHz 30KHz 40KHz 50KHz 60KHz 70KHz
V( Vout 1)
0V
2V
4V
6V
8V
10V
( 31. 40 kHz ; 9. 79 V )

Fig. S-2.11.- Espectro de la seal obtenida en el circuito de la figura S-2.7, donde se aprecia una frecuencia de
oscilacin final de 31,4 kHz.

Para ver el efecto de la red de limitacin de amplitud, podemos eliminar en el circuito
simulado y presentado en la figura S-2.7 dicha red (resistor R
A3
y diodos D
1
y D
2
). De esta forma, el
nuevo circuito OrCAD
-PSpice
se muestra en la figura S-2.12. La figura S-2.13 muestra las dos

seales v
out1
(t) en el terminal de salida del amplificador inversor y v
out2
(t) en su entrada en rgimen
estacionario. Ambas seales estn desfasadas 180. Sin embargo, obsrvese la clara saturacin que
tenemos en la salida v
out1
(t) del amplificador del circuito oscilador.

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 23
RA1
10k
U1A
TL084
3
2
4
1
1
1
+
-
V
+
V
-
OUT
C2
1.2nF
Vout2
VCC
U1C
TL084
10
9
4
1
1
8
+
-
V
+
V
-
OUT
Vout1
VCC
VEE
C1
1.2nF
VEE
RA2
100k
VEE
VCC
C3
1.2nF
VEE U1B
TL084
5
6
4
1
1
7
+
-
V
+
V
-
OUT
VEE
R2
6980
Vout3
R3
6980
0
V
VCC
VCC
V
U1D
TL084
12
13
4
1
1
14
+
-
V
+
V
-
OUT
VCC
TD =0
TF =0.1us
PW =0.5s
PER =1s
V1 =0
TR =0.1us
V2 =+12V VEE
TD =0
TF =0.1us
PW =0.5s
PER =1s
V1 =0
TR =0.1us
V2 =-12V
0
V
0
0
0
V
R1
6980
Vout4

-PSpice
del oscilador RC diseado sin la red de limitacin de amplitud (resistor

R
A3
y diodos D
1
y D
2
).

Ti me
- 12V
- 8V
- 4V
0V
4V
8V
12V

Fig. S-2.13.- Seales v
out1
(t) (traza de color azul) y v
out2
(t) (traza de color rojo) en rgimen estacionario del circuito
oscilador diseado sin la red de limitacin de amplitud (resistor R
A3
y diodos D
1
y D
2
). Ambas seales estn desfasadas
180. Sin embargo, obsrvese la clara saturacin que tenemos en la salida v
out1
(t) del amplificador del circuito oscilador.

La figura S-2.14 representa las seales v
out1
(t), v
out2
(t), v
out3
(t) y v
out4
(t) pedidas en rgimen
estacionario. Obsrvese, que, como tenemos en el caso precedente con el circuito limitador, las
seales v
out1
(t) y v
out2
(t) (entrada y salida del amplificador inversor) estn desfasadas 180. Este
desfase, sumado a los 180 del bloque de realimentacin (s), proporcionan un desfase total de 360
(o, equivalentemente, de 0). Por tanto, al ser clulas idnticas las que conforman el bloque de
realimentacin (s), cada una de ellas contribuye tambin con un desfase parcial de 60. No
obstante, el gran problema que tenemos es la saturacin de la seal de salida v
out1
(t) y la distorsin
_______________________________________________________________________________________________
_______________________________________________________________________________________________ 24
producida en las seales v
out3
(t) y v
out4
(t). Solamente la seal de entrada al amplificador, v
out2
(t),
debido al efecto de filtrado de las clulas RC, tiene una forma casi perfectamente sinusoidal.

Ti me
V( Vout 1) V( Vout 2) V( Vout 3) V( Vout 4)
- 12V
- 8V
- 4V
0V
4V
8V
12V

Fig. S-2.14.- Seales en rgimen estacionario los puntos de inters del circuito oscilador diseado sin la red de
limitacin de amplitud (resistor R
A3
y diodos D
1
y D
2
): v
out1
(t) (traza de color azul), v
out2
(t) (traza roja), v
out3
(t) (traza de
color fucsia) y v
out4
(t) (traza verde).

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 25

1.- Determinar la mxima excursin de pico de la seal de salida sin recortes de la misma.

El DC, los condensadores de acoplo de entrada (C
B
) y salida (C
C
), as como el de desacoplo
de emisor (C
E
) se comportan como sendos circuitos abiertos. Como consecuencia, el circuito
equivalente de la etapa amplificadora es como el mostrado en la figura S-3.1. Obsrvese que los
cuatro resistores permiten obtener un punto de polarizacin o de reposo del transistor adecuado
(para que el transistor trabaje en zona activa) y estable, sin que ste tenga derivas por efectos de
temperatura, variacin de ganancia, etc.

R
B2

R
B1

Q
1

V
CC
=+24 V
R
C

10 kO
56 kO
4,7 kO
R
E2

R
E1

R
E

61,9 O
1,5 kO

Fig. S-3.1.- Circuito equivalente en DC de la etapa amplificadora basada en un nico transistor BJT.

Analizando el circuito de base del transistor Q
1
, el circuito equivalente en DC (polarizacin
del transistor) es igual al mostrado en la figura S-3.2. En dicho circuito, el divisor de tensin de
base, formado por la fuente de alimentacin V
CC
y los resistores R
B1
y R
B2
, puede ser sustituido por
un circuito completamente equivalente formado por una tensin de Thvenin (que denominaremos
V
TH
) en serie con una resistencia de Thvenin (que llamaremos a su vez R
TH
). En efecto, para
obtener la resistencia equivalente del circuito de base vista por el terminal de base del transistor
Q
1
(resistencia equivalente de Thvenin), R
TH
, tenemos:

1 2
56 10
/ / 8484, 85
56 10
TH B B
k k
R R R
k k
O O
= = = O
O+ O
(S3-1)

Y la tensin equivalente de Thvenin, V
TH
, podr as ser calculada mediante:

2
1 2
10
24 3, 64
56 10
B
TH CC
B B
R k
V V V V
R R k k
O
= = =
+ O+ O

(S3-2)

Por tanto, la ecuacin de la malla del circuito de base-emisor (ver el esquema de la figura S-
3.2) viene dada mediante la expresin siguiente:

1 1 1 TH TH BQ BE E EQ
V R I V R I = + +
(S3-3)
_______________________________________________________________________________________________
_______________________________________________________________________________________________ 26

Teniendo en cuenta las relaciones entre las tres corrientes existentes en un transistor bipolar
(I
CQ1
, I
BQ1
e I
EQ1
):

1
1
1
CQ
BQ
FE
I
I
h
= ;
1
1 1
1
1
FE
EQ CQ
FE
h
I I
h
+
= ,
(S3-4)

la ecuacin (S3-3) queda, equivalentemente:

1
1
1 1
1 1
1
CQ
FE
TH TH BE E CQ
FE FE
I
h
V R V R I
h h
+
= + +
(S3-5)

Despejando as la corriente de colector I
CQ1
, nos queda:

1
1
1
1 1
1 1
TH BE
CQ
FE
TH E
FE FE
V V
I
h
R R
h h
=
+
+

(S3-6)

Q
1

V
CC
R
C

R
TH

V
TH

Circuito de base
equivalente en DC
I
BQ1

I
EQ1

I
CQ1

R
E2

R
E1

R
E

+

Fig. S-3.2.- Circuito equivalente en DC de la etapa amplificadora basada en el transistor Q
1
.

El valor de la ganancia de corriente de transistor Q
1
, que llamaremos indistintamente h
FE1
o
1
, debemos obtenerlo a partir de las caractersticas dadas por el fabricante. Mirando las
caractersticas del datasheet dadas en la figura 3.2 del enunciado, dicho valor mnimo es igual a 75
(ver figura S-3.3). De hecho, ste sera el valor en el caso ms desfavorable, donde tendramos que
la ganancia de corriente hara que la corriente de polarizacin de base (I
BQ1
) fuera la mxima
posible para garantizar una corriente de colector (I
CQ1
) determinada.

Sustituyendo valores, y considerando una tensin base-emisor V
BE1
tpica de 0,7 V para el
transistor, nos queda:

1
1
1
1 1
3, 64 0, 7
1, 73
1 8484,85 76 1
1, 5619
75 75
TH BE
CQ
FE
TH E
FE FE
V V V V
I mA
h
k R R
h h

= = =
+ O
+ O +
1
1, 73
CQ
I mA =

(S3-7)

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 27
Por tanto, la corriente de base I
BQ1
es igual a:

1
1
1
1, 73
23, 09
75
CQ
BQ
FE
I
mA
I A
h
= = = 1
23, 09
BQ
I A =

(S3-8)

Y la corriente de emisor I
EQ1
:

1
1 1
1
1 76
1, 73 1, 75
75
FE
EQ CQ
FE
h
I I mA mA
h
+
= = = 1
1, 75
EQ
I mA =

(S3-9)

Fig. S-3.3.- Caractersticas elctricas parciales del transistor 2N2222A dadas por el fabricante Philips.

A partir de la malla de colector-emisor del transistor Q
1
en los circuitos (ambos
equivalentes) de las figuras S-3.1 o S-3.2, nos queda:

1
1 1 1 1 1 1
1
1
1 1 1
1
1
1
FE
CC C CQ CEQ E EQ C CQ CEQ E CQ
FE
FE
CEQ CC C CQ E CQ
FE
h
V R I V R I R I V R I
h
h
V V R I R I
h
+
= + + = + +
| | +
= +
|
\ .

(S3-10)

Sustituyendo valores, puede obtenerse la tensin colector-emisor del transistor en el punto Q de
polarizacin (V
CEQ1
):

1
1 1 1
1
1
76
24 4, 7 1, 73 1, 5619 1, 73 24 8,14 2, 70 13,12
75
FE
CEQ CC C CQ E CQ
FE
h
V V R I R I
h
V k mA k mA V V V V
| | +
= + =
|
\ .
= O O = =

1
13,12
CEQ
V V =
,
(S3-11)

que al ser un valor mayor a 0,2 V, implica que el transistor Q
1
est en zona activa.

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 28
Como sabemos, en una etapa amplificadora basada en transistor, existen siempre dos rectas
de carga:

- Aquella que viene determinada por el circuito en DC (circuito de polarizacin) equivalente
que ve el transistor en su malla colector-emisor (recta de carga esttica o en DC).
- Aquella que viene determinada por el circuito en AC (circuito de amplificacin)
equivalente que ve el transistor en su malla colector-emisor (recta de carga dinmica o en
AC).

A continuacin estudiamos cada una de ellas:

Recta de Carga Esttica (en DC) para el Transistor Q
1
:

A partir de la malla de colector-emisor del transistor Q
1
, nos queda la recta de carga en DC,
que se determina directamente a partir de esta malla colector-emisor del transistor Q
1
:

1 1 1
1
1 1 1
1
1
CC C C CE E E
FE
CC C C CE E C
FE
V R I V R I
h
V R I V R I
h
= + +
+
`
= + +

)
1
1
1
1
1
CC CE
C
FE
C E
FE
V V
I
h
R R
h
=
+
+

(S3-12)

En esta recta de carga, el punto de corte del transistor viene dado mediante:

1,
0
C corte
I A = 1,
24
CE corte CC
V V V = =
,
(S3-13)

y su punto de saturacin por:

1, 1,
1
1
24
0 3,82
1 76
4, 7 1, 5619
75
CC
CE sat C sat
FE
C E
FE
V V
V V I mA
h
k k R R
h
= = = =
+
O+ O +

1,
3, 82
C sat
I mA =

(S3-14)

Recta de Carga Dinmica (en AC) para el Transistor Q
1
:

En AC, concretamente ante variaciones pequeas de la seal de entrada (lo que se conoce
como pequea seal), la etapa amplificadora es analizada para conocer exactamente cmo se
comporta ante dicha seal de entrada, que es la que debe procesar o amplificar. En este caso,
aplicamos el conocido como principio o teorema de superposicin, de forma que estudiamos
solamente el comportamiento del circuito ante la seal de entrada en AC, no considerando la
polarizacin realizada por la fuente de DC. Por tanto, esta fuente, a efectos analticos del
amplificador, queda cortocircuitada (es decir, con el terminal V
CC
conectado a masa), obteniendo un
circuito como el mostrado en la figura S-3.4.

Obsrvese que, en AC, el resistor de emisor R
E2
queda cortocircuitado por el condensador
C
E
y, por tanto, no se considera en el modelo en alterna. Adems, los condensadores de entrada C
B

y de salida C
C
se consideran sendos cortocircuitos, con lo que el resistor de colector queda en
paralelo con la resistencia de carga de la etapa, R
L
. Finalmente, la resistencia R
eq
es el paralelo de
_______________________________________________________________________________________________
_______________________________________________________________________________________________ 29
los resistores de polarizacin de la base del transistor Q
1
, R
B1
y R
B2
(igual a la que anteriormente
hemos llamado R
TH
en el circuito de polarizacin de la figura S-3.2 y en la ecuacin (S3-1)).

v
out
(t)
R
eq

Q
1

R
L

v
in
(t) R
S

v
S
(t)
50 O
R
C

+
i
in
(t)
i
out
(t)
i
c1
(t)
i
b1
(t)
i
e1
(t)
v
out
(t)
R
B1

Q
1

R
L

v
in
(t)
R
S

v
S
(t)
50 O
R
C

+
i
in
(t)
i
out
(t)
i
c1
(t)
i
b1
(t)
i
e1
(t)
R
B2

R
E1

R
E1

Salida del
MP3
Salida del
MP3

Fig. S-3.4.- Modelo en AC de la etapa amplificadora que se est analizando. En AC, el resistor de emisor R
E2
queda
cortocircuitado por el condensador C
E
y, por tanto, no se considera en el modelo en alterna. Adems, los condensadores
de entrada C
B
y de salida C
C
se consideran sendos cortocircuitos, con lo que el resistor de colector queda en paralelo
con la resistencia de carga de la etapa, R
L
.

Como consecuencia, aplicando el mencionado teorema de superposicin, y cortocircuitando
la fuente de polarizacin en DC, V
CC
, la recta de carga en AC del transistor Q
1
viene dada mediante
la siguiente expresin (ver la figura S-3.4):

1 1
0
ce c AC
v i R = + ,
(S3-15)

donde R
AC
es la resistencia equivalente que, en AC, ve el transistor Q
1
en su malla de colector-
emisor; en este caso, igual a la resistencia equivalente formada por el resistor de colector R
C
y la
resistencia de carga R
L
en paralelo, ms el resistor de emisor R
E1
que no queda desacoplado por el
condensador de emisor C
E
; es decir:

( )
1
/ /
AC C L E
R R R R = +
(S3-16)

En definitiva, la recta de carga en AC vendra dada por la ecuacin:

( )
1 1 1
0 / /
ce c C L E
v i R R R = + + (

,
(S3-17)

donde hemos considerado que la componentes de AC de la corriente de emisor, i
e1
, es igual a la
corriente AC de colector i
c1
; es decir, despreciamos la pequea corriente AC de base i
b1
. Si no fuera
as, tenemos una ecuacin ms precisa dada por:
_______________________________________________________________________________________________
_______________________________________________________________________________________________ 30

( )
1
1 1 1
1
1
0 / /
FE
ce c C L E
FE
h
v i R R R
h
( +
= + +
(

,
(S3-18)

puesto que, de forma similar a lo que tenemos en DC, en AC tambin se cumple:

1
1 1
1
1
FE
e c
FE
h
i i
h
+
=
(S3-19)

Aplicando el teorema de superposicin, tenemos que la corriente de colector total i
C1
est
formada por la componente de DC I
CQ1
(punto Q de polarizacin del transistor en DC), ms la
componente de AC i
c1
(obsrvese el uso de variables en maysculas y en minsculas):

1 1 1 C CQ c
i I i = +
(S3-20)

Asimismo, la tensin colector-emisor total est formada tambin por la componente en DC V
CEQ1

ms la componente en AC v
ce1
(ntese tambin el uso de variables en maysculas y en minsculas);
es decir:

1 1 1 CE CEQ ce
v V v = +
(S3-21)

Sustituyendo as las componentes en AC i
c1
y v
ce1
dadas en las dos expresiones anteriores:

1 1 1 1 1 1 C CQ c c C CQ
i I i i i I = + =
1 1 1 1 1 1 CE CEQ ce ce CE CEQ
v V v v v V = + = ,
(S3-22)

en la ecuacin de la recta de carga en AC (ecuacin (S3-15)), nos queda:

( )
1 1 1
1 1 1
1
1
1
1
/ /
c C CQ
ce CE CEQ
FE
AC C L E
FE
i i I
v v V
h
R R R R
h
=
`
+

= +
)

( )
( ) ( ) ( )
1 1
1
1 1 1
1
1
1 1 1 1 1
1
0
1
0 / /
1
0 / /
ce c AC
FE
ce c C L E
FE
FE
CE CEQ C CQ C L E
FE
v i R
h
v i R R R
h
h
v V i I R R R
h
= +
( +
= + +
( +
= + +
(

(S3-23)

Y, por tanto, la recta de carga en AC viene dada por:

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 31
( )
1 1
1 1
1
1
1
1
/ /
CEQ CE
C CQ
FE
C L E
FE
V v
i I
h
R R R
h
= +
+
+

(S3-24)

Para esta recta de carga en AC, el punto de corte (i
C1
=i
C1,corte
=0 mA) viene dado mediante:

( )
1
1, 1 1 1
1
1
/ /
4, 7 22 76
13,12 1, 73 61, 9
4, 7 22 75
13,12 1, 73 3, 94 19, 93
FE
CE corte CEQ CQ C L E
FE
h
v V I R R R
h
k k
V mA
k
V mA k V
( +
= + + =
(

O O | |
= + + O =
|
O+ O
\ .
= + O =

1,
19, 93
CE corte
v V =

(S3-25)

Y, por otro lado, el punto de saturacin en AC (v
CE1
=v
CE1,sat
=0 V) estar dado por:

( )
1
1, 1
1
1
1
13,12
1, 73
1
3935, 38
/ /
3, 33 1, 73 5, 06
CEQ
C sat CQ
FE
C L E
FE
V
V
i I mA
h
R R R
h
mA mA mA
= + = + =
+
O
+
= + =

1,
5, 06
C sat
i mA =

(S3-26)

Y finalmente, la representacin grfica de las rectas de carga en DC y AC de la etapa amplificadora
analizada se muestra en la figura S-3.5. Se muestra tambin la excursin mxima que tenemos en el
amplificador, donde vemos que es de unos 6,81 V
(1)
.

Como podemos apreciar, el transistor Q
1
de la etapa amplificadora est en clase A, puesto
que est trabajando cerca del centro de su recta de carga, suficientemente alejado tanto del punto de
corte como del punto de saturacin.

Como podemos ver en la figura S-3.5 anterior, a partir del punto de polarizacin y de los
puntos de corte y saturacin en la recta de carga en AC, que es la que determina la excursin
mxima real de salida (no en la de DC), la excursin mxima, que llamaremos v
out,mx
, es de 6,81
V de pico. Es decir, v
out,mx
es la diferencia mnima existente entre el valor de la tensin colector-
emisor en el punto Q de trabajo (V
CEQ1
=13,12 V) y el punto ms cercano entre los dos extremos de
la recta de carga en AC, ya sea el de corte (v
CE1,corte
=19,93 V) o el de saturacin (v
CE1,sat
=0 V). Por
tanto:

( ) ( ) { }
( ) ( ) { }
, 1, 1 1 1,
,
19, 93 13,12 , 13,12 0 6,81
out mx CE corte CEQ CEQ CE sat
v mn v V V v
mn V V V V V
A = =
= =

(S3-27)

(1)
Obsrvese que esta excursin est por debajo de la mxima que tericamente podramos tener, igual o muy cercana a
V
CC
/2. Esto es debido a que el resistor de emisor R
E
, que estabiliza el punto de polarizacin en DC, reduce la excursin
mxima disponible en la salida del amplificador. Adems, la resistencia de carga R
L
que, al igual que R
E
, tambin
influye significativamente en la diferencia existente entre el punto de corte de la recta de carga en DC y el punto de
corte de la recta de carga en AC, es tambin de un valor relativamente bajo.
_______________________________________________________________________________________________
_______________________________________________________________________________________________ 32
,
6,81
out mx
v V A =

v
CE1

V
CE1,corte
=V
CC
=24 V
i
C1

I
C1,sat
=3,82 mA
I
CQ1
=1,73 mA
V
CEQ1
=13,12 V
i
c1,sat
=5,06 mA
I
CQ1
(R
DC
R
AC
) ~
~R
E
para R
L
>>R
C

1/R
AC

1/R
DC

I
CQ1
R
AC

v
CE1,corte
=19,93 V

Recta de carga
en AC
Recta de carga
en DC
Excursin mxima
sin distorsin v
out,mx

Excursin
mxima
sin
distorsin

Fig. S-3.5.- Rectas de carga en DC y AC de la etapa amplificadora analizada. R
DC
es la resistencia en DC que ve el
transistor Q
1
en su malla de colector-emisor y R
AC
es la resistencia que ve en AC.

2.- Determinar analticamente las expresiones y correspondientes valores de las resistencias de
entrada y salida del amplificador a frecuencias medias.

La resistencia de entrada del amplificador, R
in
, que es la resistencia que ve el generador
conectado a la etapa, puede obtenerse a partir del modelo en pequea seal a frecuencias medias de
la etapa amplificadora. Como hemos comentado anteriormente, en pequea seal, y aplicando el
teorema de superposicin, a efectos analticos del amplificador (anlisis en AC), la tensin de
polarizacin V
CC
queda cortocircuitada (es decir, con el terminal positivo de V
CC
conectado a masa),
obteniendo un circuito como el mostrado en la figura S-3.6. En el mismo se ha supuesto que los
condensadores son cortocircuitos para la seal til dentro de la mencionada banda de paso del
amplificador. Como consecuencia, y como ya hemos dicho previamente, obsrvese que el resistor
R
E2
no interviene en dicho modelo de pequea seal (por tanto, no influye en la ganancia, puesto
que en AC est cortocircuitado mediante el condensador C
2
).

vout(t)
Req
Q1
RL
vin(t) RS
vS(t)
Salida del
MP3
50 O
RC
+
iin(t)
iout(t)
ic1(t)
ib1(t)
ie1(t)
RE1
vout(t)
RB1
Q1
RL
vin(t) RS
vS(t)
Salida del
MP3
50 O
RC
+
iin(t)
iout(t)
ic1(t)
ib1(t)
ie1(t)
RE1
RB2

Fig. S-3.6.- Modelo en pequea seal para frecuencias medias de la etapa amplificadora en emisor comn (CE) que se
est analizando con desacoplo parcial de la resistencia de emisor R
E
.

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 33
Para realizar los anlisis en AC, puede utilizarse uno de los tres modelos simplificados
dados en la figura 3.3 del enunciado para el transistor bipolar cuando trabaja en pequea seal
(obsrvese que todos los modelos son equivalentes). En estos modelos (ver la figura S-3.7), g
m
es la
transconductancia del transistor en pequea seal, r
la resistencia de entrada base-emisor del

transistor en pequea seal y r
e
la resistencia intrnseca de emisor. Estos tres parmetros de los
modelos del transistor pueden calcularse mediante las siguientes expresiones dadas en el enunciado
del problema:

C
m
T
I
g
V
=
T
C m
V
r
I g
t
|
| = =
T
e
E
V
r
I
= ,
(S3-28)

donde I
C
e I
E
son las corrientes de colector y emisor en DC, y V
T
(tensin trmica) la
consideraremos igual a 25,8 mV (valor tpico para una temperatura de 25 C).

gmvbe(t)
r
t

B C
E
v
be
(t)
v
ce
(t)
ic(t) ib(t)
ie(t)
(a) (b) (c)
gmvbe(t)
re
B
C
E
vbe(t)
v
ce
(t)
ic(t)
ib(t)
ie(t)
|i
b
(t)
r
t

B C
E
v
be
(t)
v
ce
(t)
ic(t) ib(t)
ie(t)

+

+

+

+ +

+

Fig. S-3.7.- Modelos en pequea seal del transistor bipolar: (a) Modelo hbrido en como fuente de corriente
controlada por corriente (amplificador de corriente). (b) Modelo hbrido en como fuente de corriente controlada por
tensin (amplificador de transconductancia). (c) Modelo en T como fuente de corriente controlada por tensin.

Por tanto, utilizando el segundo de los modelos en pequea seal para frecuencias medias
del transistor Q
1
dado en la figura S-3.7, y con el objetivo de determinar as las resistencias de
entrada y salida, ganancia de tensin y otros parmetros del amplificador en AC, el circuito
equivalente en alterna de la etapa amplificadora queda tal y como muestra la figura S-3.8.

La resistencia de entrada puede calcularse a partir del modelo presentado en la figura S-3.8.
En efecto, la resistencia de entrada que se ve desde la base del transistor Q
1
, que denominaremos
R
B,Q1
, viene dada por:

1 1 1 1 1
, 1
1 1 1 1 1
( ) ( ) ( ) ( ) ( ) ( )
( ) ( ) ( ) ( ) ( )
in b be e be e
B Q
b b b b b
v t v t v t v t v t v t
R
i t i t i t i t i t
+
= = = = + =
( )
1
1 1 1 1
1
1
( )
1
( )
1
e
FE E
e
FE
v t
r r h R
i t
h
t t
= + = + +
+
,
(S3-29)

Por lo tanto, a partir del modelo en pequea seal (figura S-3.8), la resistencia de entrada de la etapa
amplificadora, R
in
, valdr:

( )
, 1 1 2 1 1 1
/ / / / / / 1
in eq B Q B B FE E
R R R R R r h R
t
= = + + (

,
(S3-30)

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 34
siendo la resistencia R
eq
el paralelo de los resistores de polarizacin de la base del transistor Q
1
, R
B1

y R
B2
(ver la figura S-3.8).

vout(t)
Req RL
vin(t)
RS
vS(t)
50 O
RC
gm1vbe1(t)
rt1
B C
E
vbe1(t)
vce1(t)
ic1(t) ib1(t)
ie1(t)
vout(t)
Req
Q1
RL
vin(t) RS
vS(t)
Salida del
MP3
50 O
RC
+
+
iin(t)
iout(t)
iin(t)
iout(t)
Modelo en pequea seal del transistor
Q1 para frecuencias medias
ic1(t)
ib1(t)
ie1(t)
RE1
RE1
Salida del
MP3
vout(t)
RB1
Q1
RL
vin(t) RS
vS(t)
Salida del
MP3
50 O
RC
+
iin(t)
iout(t)
ic1(t)
ib1(t)
ie1(t)
RE1
RB2

+

+

Fig. S-3.8.- Modelo en pequea seal para frecuencias medias de la etapa amplificadora que se est analizando con
desacoplo parcial de la resistencia de emisor R
E
. Como podemos apreciar el transistor Q
1
se sustituye por su modelo en
pequea seal para frecuencias medias.
Por tanto, como los parmetros del modelo en pequea seal de transistor Q
1
(g
m1
y r
1
)
vienen dados, respectivamente, por:

1
1
1, 73
67, 05
25,8
CQ
m
T
I
mA
g mS
V mV
= = =
(S3-31)

1 1
1
25, 8
75 1118, 50
1, 73
T
FE
CQ
V mV
r h
I mA
t
= = = O,
(S3-32)

sustituyendo valores, llegamos a
(2)
:

( )
, 1 1 1 1
1 1118, 50 76 61, 9 1118, 50 4704, 40 5822, 90
B Q FE E
R r h R
t
= + + = O+ O = O+ O = O
(S3-33)

Y, finalmente:

, 1
/ / 56 / /10 / /5822, 90 3453,12
in eq B Q
R R R k k k = = O O O = O
(S3-34)

(2)
Obsrvese que adems de ajustar la ganancia de tensin de la etapa, un efecto adicional del resistor R
E1
es el de
aumentar de forma eficaz la impedancia de entrada del amplificador, una de las ventajas de tener esta resistencia no
desacoplada mediante el condensador C
E
. Ntese que en caso de que esta resistencia s estuviera desacoplada a travs de
dicho condensador, el valor de R
B,Q1
sera solamente igual a r
1
; es decir, de unos 1,12 k.
_______________________________________________________________________________________________
_______________________________________________________________________________________________ 35
3453,12
in
R = O

Por otro lado, el valor de la resistencia de salida presentada por la etapa amplificadora a
frecuencias medias puede obtenerse analticamente de la siguiente manera (ver figura S-3.9):

1. En el modelo en pequea seal del amplificador, se pasiviza el circuito, eliminando todos
los posibles generadores independientes que se tengan (si son de tensin, se cortocircuitan,
y, si son de corriente, se dejan en circuito abierto).
2. Desconectando la carga del circuito, se aplica en el terminal de salida un generador de
prueba v
p
(t) (observar la figura S-3.9). A continuacin se determina la relacin (el
cociente) de su tensin y su corriente (v
p
(t)/i
p
(t)); dicha relacin ser la resistencia que
presenta el circuito en su salida.

v
out
(t)
R
eq

v
in
(t)
R
S

v
S
(t)=0
75 O
R
C

g
m1
v
be1
(t)
r
t1

B C
v
be1
(t)=0
v
ce
(t)
i
c1
(t) i
b1
(t)=0
i
p
(t)
Modelo en pequea seal del transistor
Q
1
para frecuencias medias
+
v
p
(t)
E
i
e1
(t)
R
E1

Salida del
MP3

+

+

Fig. S-3.9.- Circuito equivalente pasivizado y con un generador de prueba v
p
(t) aplicado en la salida de la etapa
amplificadora para determinar la resistencia de salida de la misma.

Como podemos apreciar, la fuente de corriente que modeliza el transistor Q
1
(de valor
g
m1
v
be1
(t)), al ser dependiente, no puede ser anulada. Ahora bien, al tener anulado el generador de
entrada v
S
(t), el valor de v
be1
(t) es tambin nulo y, como consecuencia, el valor de esta fuente de
corriente controlada es cero. Por lo tanto, nos queda que el nico resistor que interviene en la
resistencia de salida es el de colector R
C
; es decir:

out C
R R =

(S3-35)

Obteniendo as un valor para R
out
igual a:

4, 7
out C
R R k = = O

(S3-36)

3.- Determinar analticamente las expresiones y correspondientes valores de las ganancias de
tensin, corriente y potencia del amplificador a frecuencias medias.

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 36
A partir del modelo en pequea seal del transistor (ver la figura S-3.8), considerando la
fuente de corriente de colector controlada por la tensin base-emisor, v
be1
(t), tenemos que aplicando
la primera ley de Kirchhoff en el nodo de emisor se cumple:

1 1
1 1 1 1 1 1 1
1 1 1
( ) ( ) ( ) 1
( ) ( ) ( ) ( ) ( )
in be be
e b c m be be m
E
v t v t v t
i t i t i t g v t v t g
R r r
t t
| |
= + = + = +
|
\ .

(S3-37)

Despejando en esta expresin la tensin de entrada al amplificador v
in
(t) tenemos:

1 1 1 1 1 1 1
1 1 1
1 1 1
( ) ( ) ( ) ( ) ( )
in be m E be in be m E
E
v t v t g R v t v t v t g R
r r R
t t
| | | |
= + + = + +
| |
\ . \ .

(S3-38)

Que implica que la tensin base-emisor del transistor Q
1
, v
be1
(t), valga:

1
1 1 1 1
1 1 1
( ) ( )
( )
1 1 1
1
in in
be
E m E m
E
v t v t
v t
R g R g
R r r
t t
= =
| | | |
+ + + +
| |
\ . \ .

(S3-39)

Por otro lado, la tensin de salida de la etapa amplificadora, v
out
(t), es igual a:

( )
1 1
( ) ( ) / /
out m be C L
v t g v t R R =
(S3-40)

Y sustituyendo la tensin base-emisor v
be1
(t) obtenida en la ecuacin (S3-39) en esta ltima
expresin, nos queda una tensin de salida v
out
(t) definida como:

( ) ( )
1 1 1
1 1
1
( )
( ) ( ) / / / /
1
1
in
out m be C L m C L
E m
v t
v t g v t R R g R R
R g
r
t
= =
| |
+ +
|
\ .

(S3-41)

Lo que conduce a una ganancia de tensin en la etapa amplificadora, A
v
, igual a:

( )
1
1 1
1
/ / ( )
( )
1
1
m C L out
v
in
E m
g R R v t
A
v t
R g
r
t
= =
| |
+ +
|
\ .
,
(S3-42)

cuyo valor, como podemos apreciar, es negativo, correspondiente a la ganancia de una etapa en
emisor comn, que siempre es inversora. Esta expresin tambin puede ponerse de la forma
siguiente:

( )
( )
( )
( )
1 1 1
1 1 1 1 1 1 1
/ / / / ( )
( ) 1 1
m C L FE C L out
v
in E m E FE
g r R R h R R v t
A
v t R g r r R h r
t
t t t
= = =
+ + + +

(S3-43)

Por tanto, considerando que la ganancia de corriente h
FE1
es elevada, se cumple que:

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 37
( )
1 1 1
1
E FE
R h r
t
+ >> y ( )
1 1
1
FE FE
h h + ~
(S3-44)

Y, consecuentemente, a partir de la expresin dada en (S3-43), nos queda una ganancia A
v

expresada aproximadamente como:

( )
( )
1
1 1
/ / ( )
( ) 1
FE C L out
v
in E FE
h R R v t
A
v t R h
= ~
+
( )
1
/ / ( )
( )
C L out
v
in E
R R v t
A
v t R
= ~
,
(S3-45)

que es la ecuacin ms conocida que determina (eso s, de forma aproximada) la ganancia de
tensin de un amplificador en emisor comn con una resistencia de emisor R
E1
no desacoplada.

Por otro lado, como los parmetros del modelo en pequea seal de transistor Q
1
(g
m1
y r
1
)
vienen dados, respectivamente, por:

1
67, 05
m
g mS = y
1
1118, 50 r
t
= O,
(S3-46)

sustituyendo valores en la expresin exacta (S3-42), llegamos a:

( ) ( )
( )
1
1 1
1
/ / 67, 05 4, 7 / /22 ( )
1 ( )
1
61, 9 67, 05 1
1
1118, 50
259, 66 259, 66
49, 88
61, 9 67, 94 1 5, 21
m C L out
v
in
E m
g R R mS k k v t
A
v t
mS
R g
r
mS
t
O O
= = = =
| | | |
O + +
+ +
| |
O
\ .
\ .
= = =
O +

49,88 /
v
A V V =
,
(S3-47)

o, expresado en dB:

( )
,
20log 49, 88 33, 96 34
v dB
A dB dB = = ~ ,
34
v dB
A dB =
(S3-48)

Recurdese que el signo negativo en el valor de la ganancia indica la inversin de 180 de la seal
de salida del amplificador respecto a la de su entrada.

Por otro lado, la ganancia de corriente de la etapa amplificadora, que llamaremos A
i
, viene
dada por:

( )
( ) ( )
( )
( ) ( )
out
out out in L
i
in
in in L
in
v t
i t v t R R
A
v t
i t v t R
R
= = =
in
i v
L
R
A A
R
=
,
(S3-49)

donde R
in
es la resistencia de entrada que presenta la etapa amplificadora al generador de entrada.
Como ya hemos comentado en el apartado anterior, esta resistencia de entrada de la etapa
amplificadora, R
in
, valdr:

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 38
( )
, 1 1 2 1 1 1
/ / / / / / 1
in eq B Q B B FE E
R R R R R r h R
t
= = + + (

,
(S3-50)

que sustituyendo valores lleva a:

, 1
/ / 56 / /10 / /5822, 90 3453,12
in eq B Q
R R R k k k = = O O O = O
(S3-51)

Como consecuencia, la ganancia de corriente, A
i
, de esta etapa amplificadora es de:

3453,12
49, 88 / 7, 83 /
22
in
i v
L
R
A A V V A A
R k
O
= = =
O
7,83 /
i
A A A =

(S3-52)

Finalmente, la ganancia de potencia ser igual al producto de ganancias de tensin y corriente, A
v
y
A
i
, respectivamente:

( )( ) 49, 88 / 7, 83 / 390, 52 /
p v i
A A A V V A A W W = = =
390, 52 /
p
A W W =

(S3-53)

O tambin, de forma equivalente:

2 in
p v i v
L
R
A A A A
R
= =
2 in
p v
L
R
A A
R
=
(S3-54)

( )
2
2 1
3453,12
49, 88 / 390, 52 /
22
in
p v
L
R
A A V V W W
R k
O
= = =
O

(S3-55)

Resultados de Simulacin Obtenidos Mediante OrCAD
-PSpice
de la Etapa Amplificadora
en Emisor Comn Analizada.

A continuacin se muestran los resultados de simulacin del circuito amplificador en emisor
comn analizado en el presente problema. La figura S-3.10 muestra el esquemtico de OrCAD
-
PSpice
del circuito final analizado.

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 39
RC
4.7kOhms
CE
100uF
0
0
Vout
RB1
56kOhms
RE1
61.9_Ohms
Vin
V
Vcc
Vs
FREQ =30kHz
VAMPL =10mV
VOFF =0V
CB
100uF
V
0
0
VCC
+24V
Rs
50_Ohms
Vc1
CC
100uF
Vin
Vin
RL
22kOhms
RE2
1.5kOhms
Vb1 Q1
Q2N2222A
RB2
10kOhms
Vcc

-PSpice
del circuito amplificador en emisor comn (CE) analizado.

En las figuras S-3.11 y S-3.12 podemos apreciar, respectivamente, los valores de tensiones y
corrientes en DC (es decir, del punto de trabajo) del amplificador. Podemos ver que los resultados
difieren ligeramente de los obtenidos tericamente. En particular, se observa que la corriente de
colector del transistor Q
1
no es igual a los 1,73 mA esperados, sino de unos 1,84 mA. Asimismo, el
valor de la tensin colector-emisor no es de 13,12 V, sino de 12,46 V (diferencia entre la tensin de
colector menos la de emisor en el esquema de PSpice
).

Rs
50_Ohms
Vin
CC
100uF
24.00V
0
0
Vcc
0V
0V
2.776V
Vb1
0V
RB1
56kOhms
RE1
61.9_Ohms
V
Vout
RE2
1.5kOhms
V
0
0V
0
Vin
VCC
+24V
Vin
15.35V
3.549V
0V
RC
4.7kOhms
Vs
FREQ =30kHz
VAMPL =10mV
VOFF =0V
CE
100uF
Vcc
RB2
10kOhms
Q1
Q2N2222A
0V
0V
Vc1 CB
100uF
0V
24.00V
RL
22kOhms
0V
2.891V

Fig. S-3.11.- Valores de tensiones en DC de los principales nodos del esquemtico en OrCAD
-PSpice
del circuito
amplificador en emisor comn analizado.

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 40
RE1
61.9_Ohms
1.851mA
Vin
Q1
Q2N2222A
10.30uA
1.841mA
0
0
Vcc
Vin
RB1
56kOhms
365.2uA
V
Vout
V
0
RL
22kOhms
0A
0
Vin
CC
100uF
RC
4.7kOhms
1.841mA
Rs
50_Ohms
0
A
CB
100uF
Vcc
Vs
FREQ =30kHz
VAMPL =10mV
VOFF =0V
0A
VCC
+24V
2.206mA
Vb1
RE2
1.5kOhms
1.851mA
CE
100uF
RB2
10kOhms
354.9uA
Vc1

Fig. S-3.12.- Valores de corrientes en DC de las principales ramas del esquemtico en OrCAD
-PSpice
del circuito
amplificador en emisor comn analizado.

Estas diferencias entre valores analizados tericamente y obtenidos por simulacin (y
seguramente de forma experimental en el laboratorio) son perfectamente normales y admisibles.
Estriban, fundamentalmente, en que la ganancia de corriente del transistor (h
FE1
o
1
) que utiliza el
simulador no es la mnima que hemos considerado en el problema (igual a 75), sino de un valor
mayor, que suele ser, aproximadamente, igual al tpico dado por los fabricantes en sus datasheets.
Concretamente si hacemos el cociente entre las corrientes de colector y de base obtenidas por
simulacin, el valor de la ganancia
1
es de 179,1, aproximadamente. Podemos reajustar el circuito
de polarizacin de base, para conseguir una corriente similar a la esperada tericamente.

El nuevo circuito se muestra en las figuras S-3.13 (con valores de las tensiones en DC), y S-
3.14 (con valores de las corrientes en DC). En este caso, hemos disminuido ligeramente el resistor
de polarizacin de base R
B2
, pasando a ser de 9,43 k, en lugar de los 10 k considerados en el
problema. Esto hace que la corriente de colector disminuya ligeramente hasta los 1,73 mA. Por otro
lado, el valor de la tensin colector-emisor pasa a ser los 13,12 V esperados en el estudio terico
(nuevamente la diferencia entre la tensin de colector y de emisor).

Conviene indicar que, en la prctica, este ajuste debe realizarse en etapas amplificadoras
para fijar el punto de polarizacin del transistor en el valor deseado. Por ello, uno de los dos
resistores de polarizacin de base (R
B1
o R
B2
) no suele ser fijo, sino un potencimetro
(preferiblemente multivuelta) que ajuste el valor del divisor de tensin al ptimo.

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 41
RB2
9.43kOhms
Vin
RE1
61.9_Ohms
3.381V
0
0
Vcc
0V
0V
24.00V
Vc1
0V
0V
RL
22kOhms
V
RC
4.7kOhms
Q1
Q2N2222A
Vout
V
0V
0
2.725V
0
Vin
CB
100uF
Vs
FREQ =30kHz
VAMPL =10mV
VOFF =0V
CC
100uF
RB1
56kOhms
24.00V
0V
VCC
+24V
Vcc
RE2
1.5kOhms
0V
CE
100uF
0V
Vb1
2.617V
Rs
50_Ohms
15.85V
Vin
0V

Fig. S-3.13.- Valores de tensiones en DC de los principales nodos del esquemtico en OrCAD
-PSpice
del circuito
amplificador en emisor comn analizado con el nuevo valor de R
B2
.

Q1
Q2N2222A
9.687uA
1.735mA
Vin
Vc1
0
0
Vcc
Vb1
VCC
+24V
2.103mA
CB
100uF
V
RE1
61.9_Ohms
1.744mA
RL
22kOhms
0A
Vout
RB1
56kOhms
368.2uA
V
0
0
Vin
CE
100uF
CC
100uF
RB2
9.43kOhms
358.5uA
Rs
50_Ohms
0
A
Vs
FREQ =30kHz
VAMPL =10mV
VOFF =0V
0A
Vcc
Vin
RE2
1.5kOhms
1.744mA
RC
4.7kOhms
1.735mA

Fig. S-3.14.- Valores de corrientes en DC de las principales ramas del esquemtico en OrCAD
-PSpice
del circuito
amplificador en emisor comn analizado con el nuevo valor de R
B2
.

La figura S-3.15 muestra un transitorio de las tensiones de entrada y salida cuando el
generador de entrada v
S
(t) es una seal sinusoidal de 10 mV de amplitud (valor de pico) y 30 kHz de
frecuencia. Podemos apreciar que la ganancia (en valor absoluto) es algo inferior al valor terico
esperado de 50; concretamente, a partir de los valores de pico obtenidos por simulacin, la ganancia
del conjunto es de 49,32, muy cercana tambin al valor esperado (recurdese que el signo negativo
indica la inversin de 180 de la seal de salida respecto a la de entrada, que puede apreciarse
perfectamente en dicha figura S-3.15).

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 42
Ti me
0s 20us 40us 60us 80us 100us 120us 140us 160us 180us 200us 220us 240us
V( Vi n)
- 10mV
- 5mV
0V
5mV
10mV
( 125, 05 us ; - 10. 00 mV )
( 108, 42 us ; 10, 00 mV )

Ti me
0s 40us 80us 120us 160us 200us 240us
V( Vout )
- 500mV
0V
500mV
( 125, 08 us ; 490, 19 mV )
( 108, 36 us ; - 496, 28 mV )

Fig. S-3.15.- Transitorio de las tensiones de entrada y salida de la etapa amplificadora, cuando el generador de entrada
v
S
(t) es una seal sinusoidal de 10 mV de amplitud (valor de pico) y 30 kHz de frecuencia. La ganancia (en valor
absoluto) es algo menor de 50; concretamente, a partir de los valores de pico obtenidos por simulacin, la ganancia del
conjunto es de 49,32, muy cercana al valor esperado. Recurdese que el signo negativo indica la inversin de 180 de
la seal de salida respecto a la de entrada.

Para ver la excursin mxima que presenta la etapa amplificadora, podemos aumentar la
seal de entrada a un valor significativamente elevado para hacer que el transistor entre en zona de
corte y saturacin alternativamente en los semiciclos positivos y negativos de la seal de entrada,
apreciando as los recortes en la seal de salida. En efecto, si aumentamos a 0,5 V de pico la
_______________________________________________________________________________________________
_______________________________________________________________________________________________ 43
amplitud del generador de entrada v
S
(t) (manteniendo su frecuencia a 30 kHz), en la figura S-3.16
vemos la tensin colector-emisor v
CE1
(t) del transistor. Como era de esperar, a partir de su valor de
13,23 V de reposo en t=0 s (punto Q de trabajo, que tericamente tambin hemos determinado en
13,12 V), el transistor corta a una tensin cercana a los 19,93 V esperados (ver los puntos de la recta
de carga de AC en la figura S-3.5), concretamente a 19,95 V.

Por otro lado, en el otro extremo, vemos que la saturacin se produce a un valor cercano a 0
V, concretamente a unos 389,04 mV. Por lo tanto, de forma similar a como hemos hecho
analticamente en la expresin (S3-27), la excursin mxima de pico sin que haya recortes de la
seal es en este caso:

( ) ( ) { }
( ) ( ) { }
, 1, 1 1 1,
,
19, 95 13, 23 , 13, 23 389, 04 6, 72
out mx CE corte CEQ CEQ CE sat
v mn v V V v
mn V V V mV V
A = =
= =

,
6, 72
out mx
v V A =
,
(S3-56)

prcticamente similar a los 6,81 V determinados analticamente en la ecuacin (S3-27).

Ti me
0s 20us 40us 60us 80us 100us 120us 140us 160us 180us 200us 220us 240us
V( VC1, RE1: 1)
0V
5V
10V
15V
20V
( 136, 46 us ; 389, 04 mV )
( 125, 83 us ; 19, 95 V )
( 0. 00 us ; 13, 23 V )

Fig. S-3.16.- Tensin colector-emisor v
CE1
(t) del transistor. Como era de esperar, a partir de su valor de 4,74 V de
reposo en t=0 s (punto Q de trabajo, que tericamente tambin hemos determinado), el transistor corta a una tensin
cercana a los 6,35 V esperados, concretamente a 6,34 V. Por otro lado, en el otro extremo, vemos que la saturacin se
produce a un valor cercano a 0 V, concretamente a unos 46 mV.

La figura S-3.17 muestra el mdulo de la ganancia de tensin del amplificador A
v
, en
funcin de la frecuencia, mostrando la frecuencia de corte inferior. Puede apreciarse que la ganancia
a frecuencias medias corresponde a 33,87 dB, casi idntica a los 34 dB esperados tericamente.
Adems, se muestra la frecuencia inferior de corte a 3 dB dada por simulacin, donde se observa
que su valor es de unos 22 Hz, cercana a los 16 Hz correspondientes a la frecuencia mnima de la
banda de audio.
_______________________________________________________________________________________________
_______________________________________________________________________________________________ 44

Fr equency
10Hz 100Hz 1. 0KHz 10KHz 100KHz 1. 0MHz 10MHz
dB( V( VOUT) / V( Vi n) )
26
28
30
32
34
( 21, 64 Hz ; 30, 88 dB )
( 18, 00 kHz ; 33, 87 dB )

Fig. S-3.17.- Mdulo de la ganancia de tensin del amplificador A
v
, en funcin de la frecuencia, mostrando la
frecuencia de corte inferior. Puede apreciarse que la ganancia a frecuencias medias corresponde a los 33,87 dB, casi
idntica a los 34 dB esperados tericamente. Adems, se muestra la frecuencia inferior de corte a 3 dB dada por
simulacin, donde se observa que su valor es de unos 22 Hz, cercana a los 16 Hz correspondientes a la frecuencia
mnima de la banda de audio.

Por otro lado, la ganancia de corriente (en valor absoluto, adimensional, no en dB) del
amplificador se muestra en la figura S-3.18, donde podemos apreciar que su valor a frecuencias
medias es de 11,57 A/A, algo alejado del valor determinado analticamente igual (en valor absoluto)
a 7,83 A/A. El motivo de esta diferencia radica en que, al ser la ganancia de corriente del transistor
mayor en el modelo utilizado en simulacin que la considerada en el problema, el valor de la
resistencia de entrada tambin es mayor, aumentando proporcionalmente la ganancia de corriente.
En efecto, considerando el valor antes mencionado de la ganancia
1
=179,1, la resistencia r
1
del
transistor pasa a valer:

1 1
1
25, 8
179,1 2671, 06
1, 73
T
CQ
V mV
r
I mA
t
| = = = O
(S3-57)

Como consecuencia, tomando R
B2
=9,43 k, la nueva resistencia de entrada R
in
de la etapa
amplificadora valdr:

( )
( )
1 2 , 1 1 2 1 1 1
/ / / / / / / / 1
56 / /9, 43 / / 2671, 06 179,1 1 61, 9 5095,16
in B B B Q B B FE E
R R R R R R r h R
k k
t
= = + + = (

= O O + + O = O (

(S3-58)

Sustituyendo valores, llegamos a una ganancia de corriente igual a:

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 45
5095,16
49, 88 / 11, 55 /
22
in
i v
L
R
A A V V A A
R k
O
= = =
O
11, 55 /
i
A A A =
,
(S3-59)

que es un valor casi idntico al de 11,57 obtenido por simulacin. Finalmente, la ganancia de
potencia ser igual al producto de ganancias de tensin A
v
, y corriente A
i
; es decir:

p v i
A A A =

(S3-60)

Y sustituyendo valores:

( )( ) 49, 88 / 11, 55 / 576,11 /
p v i
A A A V V A A W W = = =
576,11 /
p
A W W =

(S3-61)

Adems, este valor coincide con mucha aproximacin al obtenido mediante simulacin, tal y como
podemos apreciar en la figura S-3.19, con un valor a frecuencias medias de 570,95 W/W,
aproximadamente.

Fr equency
I ( RL) / I ( Vs)
0
2
4
6
8
10
12
( 1, 69 kHz ; 11. 57 )

Fig. S-3.18.- Ganancia de corriente (en valor absoluto, adimensional, no en dB) de la etapa amplificadora, donde
podemos apreciar que su valor en frecuencias medias es, aproximadamente, de 11,57 A/A, muy cercano al valor de
11,55 A/A, calculado con la ganancia de corriente de 179,1 considerada por el simulador OrCAD
-PSpice
para el
transistor 2N2222A.

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 46
Fr equency
( V( Vout ) * I ( RL) ) / ( V( VI N) * I ( Vs) )
0
100
200
300
400
500
600
( 2, 26 kHz ; 570, 95 W/ W)

Fig. S-3.19.- Ganancia de potencia (en valor absoluto, adimensional, no en dB) de la etapa amplificadora, donde
podemos apreciar que su valor en frecuencias medias es, aproximadamente, de 570,95 W/W, muy cercano al valor de
576,11 W/W, calculado con la ganancia de corriente de 179,1 considerada por el simulador OrCAD
-PSpice
para el
transistor 2N2222A.

La impedancia de entrada del amplificador, tambin a frecuencias medias, es de unos 5,16
k, segn podemos ver en la figura S-3.20, un valor tambin cercano al calculado analticamente de
unos 5095,16 , aproximadamente, obtenido con la ganancia de corriente de 179,1 considerada por
el simulador para el transistor 2N2222A.

Fr equency
V( VI N) / I ( Vs)
0
2. 0K
4. 0K
6. 0K
8. 0K
( 3, 03 kHz ; 5, 16 kOhms )

Fig. S-3.20.- Impedancia de entrada de la etapa amplificadora, con un valor a frecuencias medias de unos 5,16 k, un
valor cercano al calculado analticamente de unos 5095,16 , aproximadamente, calculado con la ganancia de corriente
de 179,1 considerada por el simulador OrCAD
-PSpice
para el transistor 2N2222A.

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 47
Finalmente, la impedancia de salida a frecuencias medias es de unos 4,61 k (figura S-
3.21), tambin cercanos a los 4,7 k obtenidos en los clculos analticos.

Fr equency
V( VOUT) / I ( Vp)
2. 4K
2. 8K
3. 2K
3. 6K
4. 0K
4. 4K
4. 8K
( 1, 00 kHz ; 4, 61 kOhms )

Fig. S-3.21.- Impedancia de salida del amplificador analizado, en funcin de la frecuencia, con un valor a frecuencias
medias de unos 4,61 k, un valor tambin cercano al calculado analticamente de 4,7 k.

Conviene indicar que para obtener esta ltima impedancia (la de salida del amplificador), se
ha eliminado el generador de entrada (es decir, cortocircuitando el terminal de entrada a masa), y
aplicado un generador de prueba, v
p
(t), en el punto que queremos conocer la impedancia de salida
(eliminando la resistencia de carga, tal y como se muestra en la figura S-3.22). El cociente entre la
tensin de este generador y la corriente que proporciona ser la impedancia que ve dicho
generador de prueba. Esta impedancia es, por definicin, la de salida del circuito amplificador
pedida R
out
. Ahora bien, el software PSpice
, antes de realizar la respuesta frecuencial de un

circuito, determina su punto de polarizacin (punto de trabajo en DC). Para que este punto de
trabajo en DC no quede modificado al aplicar el generador de prueba, deber hacerse aplicndolo al
circuito a travs del condensador de acoplo C
C
.

_______________________________________________________________________________________________
_______________________________________________________________________________________________ 48
RC
4.7kOhms
CE
100uF
0
Vcc
0
RE2
1.5kOhms
Q1
Q2N2222A
Vout
Rs
50_Ohms
RE1
61.9_Ohms
CB
100uF
Vc1
RB2
9.43kOhms
0
Vb1
Vcc
CC
100uF
0
RB1
56kOhms
VCC
+24V
Vin
Vp
1Vac
0Vdc

Fig. S-3.22.- Circuito para obtener la impedancia de salida de la etapa amplificadora; es decir, la vista por la carga, en
funcin de la frecuencia. Obsrvese que el generador de prueba sustituye a la resistencia de carga.

Examen EAEIA Juny 2014

Caricato da

Informazioni sul documento

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

Examen EAEIA Juny 2014

Caricato da

Copyright:

Formati disponibili

Electrnica Analgica (EA-EIA 820222). Examen Final. Quadrimestre de Primavera. Curs 2013-14.

del Circuito Oscilador

del oscilador diseado donde

est optimizado para

del oscilador RC diseado.

se muestra en la figura S-2.12. La figura S-2.13 muestra las dos

del oscilador RC diseado sin la red de limitacin de amplitud (resistor

la resistencia de entrada base-emisor del

del circuito final analizado.

del circuito amplificador en emisor comn (CE) analizado.

para el transistor 2N2222A.

, antes de realizar la respuesta frecuencial de un

Potrebbero piacerti anche