Risc x Cisc

Ao longo da histria, a Apple projetou seu processador e acabou competindo com a Intel,
tambm com um processador prprio. Ambas competiam pelo espao no mercado de processadores. A
Intel lidera essa concorrncia de forma geral, principalmente no que se diz respeito aos computadores
pessoais. Voc dee estar habituado a ouir sobre os processadores Intel, por e!emplo, "entium,
#eleron, entre outros. $!iste uma diferena b%sica entre os dois processadores dessas duas companhias
aqui& a quantidade de instru'es que eles podem realizar. A Apple utiliza um conjunto reduzido de
instru'es ()I*#+, enquanto a Intel utiliza um conjunto comple!o de instru'es (#I*#+.
*empre houe uma grande polmica em torno de qual dessas plataformas melhor. ,
interessante compreender a diferena entre estas duas plataformas, para entender %rios aspectos dos
processadores modernos
-m processador #I*# (#omple! Instruction *et #omputer, ou .computador com um conjunto
comple!o de instru'es/+, capaz de e!ecutar %rias centenas de instru'es comple!as diferentes,
sendo e!tremamente ers%til.
0o comeo da dcada de 12, a tendncia era construir chips com conjuntos de instru'es cada
ez mais comple!os. Alguns fabricantes porm, resoleram seguir o caminho oposto, criando o padr3o
)I*# ()educed Instruction *et #omputer, ou .computador com um conjunto reduzido de instru'es/+. Ao
contr%rio dos comple!os #I*#, os processadores )I*# s3o capazes de e!ecutar apenas algumas poucas
instru'es simples. 4ustamente por isso, os chips baseados nesta arquitetura s3o mais simples e muito
mais baratos. 5utra antagem dos processadores )I*#, que, por terem um menor n6mero de circuitos
internos, podem trabalhar a frequncias mais altas. -m e!emplo s3o os processadores Alpha, que em 78
j% operaam a 922 :hz.
#onsidere a seguinte equa3o como determinante do desempenho de uma arquitetura&
;aseado equa3o podemos fazer as seguintes obsera'es&
*e minimizarmos o tempo de relgio (<#)+ estaremos ma!imizando o desempenho da
arquitetura. Isto conseguido atras da redu3o do .oerhead/ associado a cada instru3o
simplificando o hard=are da necess%rio para implementar essa arquitetura.
*e reduzirmos o n6mero de ciclos por instru3o (#"I+ estaremos tambm ma!imizando o
desempenho da arquitetura. Isto se consegue atras da simplifica3o funcional das instru'es
definidas para a arquitetura. Idealmente, seria interessante se e!ecutar uma instru3o por ciclo
de m%quina
)eduzindo o n6mero de instru'es necess%rias para implementar o programa contribui tambm
para a ma!imiza3o do desempenho da arquitetura. Isto se consegue atras da otimiza3o do
processo de compila3o e da funcionalidade adequada e compat>el com o processo de compila3o.
Overhead: geralmente considerado qualquer processamento ou armazenamento em excesso, seja de
tempo de computao, de memria, de largura de banda ou qualquer outro recurso que seja requerido
para ser utilizado ou gasto para executar uma determinada tarefa.
Medidas de Desempenho:
?esempenho muito dependente da aplica3o
@ :I"*& :ilh'es de Instru'es "or *egundo
-ma tarefa ?uas m%quinas& nA instru'es diferentes
@ :BC5"*& :ilh'es de 5pera'es em "onto Blutuante por *egundo
5utras instru'es consideradas oerhead para as de ponto flutuante
<odos os esforos para medir desempenho buscam dizer aos
usu%rios qu3o bem um computador pode tratar sua carga de
trabalho.
CISC
-ma arquitetura #I*# (.#omple! Instruction *et #omputer/+ se caracteriza como tendo
instru'es mais comple!as objetiando diminuir o n6mero de instru'es que um programa necessita
para sua implementa3o. "orm o n6mero de ciclos por instru'es pode aumentar assim como o prprio
tempo de relgio
Instru'es comple!as capazes de e!ecutar muitas opera'es. "ela comple!idade a e!ecu3o de
uma instru3o pode durar muitos ciclos de relgio e cada instru3o dura um n6mero de ciclos dierso
?eido D comple!idade das instru'es tornaEse dif>cil implantar conceitos como o pipeline. 5 tamanho
ari%el das instru'es e as %rias formas de endereamento requerem unidades de busca e
decodifica3o bastante comple!as. :%quinas deste tipo tm como meta& faa do seu jeito.
$!emplo& Instru'es do VAF usaam de 2 a G operandos. A?? H ou G operandos em memria ou
registrador.
?eido D grande ariedade de modos de endereamento, muitos c%lculos s3o necess%rios para
determina3o dos operandos. "or utilizar instru'es capazes de e!ecutar %rias opera'es, o tr%fego de
instru'es entre -#" e memria tende a ser pequeno. 5 tr%fego de dados em uma m%quina #I*# tende a
ser equialente ao de uma m%quina )I*# pura.
Assim temos com principais caracter>sticas&
E )econhece mais de uma centena de instru'es
E , mais lento na e!ecu3o das instru'es
E Iuanto maior o n6mero de instru'es menor tempo
E A maioria dos microprocessadores s3o #I*#
RISC
-ma arquitetura )I*#( .)educed Instruction *et #omputer/+ se caracteriza pela redu3o do
tempo mdio de e!ecu3o das instru'es de m%quina. Adicionalmente o n6mero de ciclos por instru'es
tambm diminui porm o n6mero de instru'es e!ecutadas por programa aumenta.
A maioria das instru'es s3o e!ecutadas em um 6nico ciclo. -ma noa instru3o buscada a
cada ciclo apesar dela necessitar de %rios ciclos para completar a sua e!ecu3o. A maior parte da
funcionalidade migrou para o soft=are, dei!ando para o hard=are somente as caracter>sticas que podem
ser implementadas com eficincia. A implementa3o atras da otimiza3o do compilador prefer>el ao
ins do hard=are.
A arquitetura do tipo CoadJ*tore (registrador a registrador+. *omente as instru'es de
loadJstore que acessam a memria principal. <odas as computa'es s3o realizadas entre registradores
internos da #"-. 5 conjunto de instru'es simples e regular com poucos modos de endereamento.
A unidade de controle implementada usando a tcnica baseada em "CA Ks com pouca ou
nenhuma microprograma3o. -tiliza3o de organiza3o em "ipeline. -tiliza3o de hierarquia de memria
e registradores na -#" para aumentar o desempenho do sistema. -tiliza3o de memria #ache e grande
quantidade de registradores.
A implementa3o em hard=are simplificada pelo conjunto simples de instru'es de m%quina. A
decodifica3o das instru'es simplificada. A e!ecu3o das instru'es mais r%pida. $!iste pouco
.oerhead/ nas instru'es. Instru'es simples s3o mais f%ceis para os compiladores utilizaremEnas
eficientemente. "odeEse utilizar mais hard=are para implementar registradores em abundLncia.
)esumidamente temEse como caracter>sticas principais da )isc&
E )econhece no limitado de instru'es otimizadas para que sejam e!ecutadas com mais rapidez
E #onjunto de instru'es m>nimo& instru'es n3o dispon>eis s3o e!ecutadas como combina'es das
e!istentes
E ?esempenho de M2E8MN superior a um #I*#
$!emplos de processadores )I*#Os comerciais&
*"A)# P *un :icrosQstems E R718
)*J9222 P I;: S R772
AC"TA P ?$# S R77H
"5U$) "# P
I;:J:5<5)5CAJA""C$
, indiscut>el, porm, que em muitas tarefas os processadores #I*# saemEse melhor,
principalmente pelo seu grande n6mero de recursos. "or isso, ao ins da itria de uma das duas
tecnologias, atualmente emos processadores h>bridos, que s3o essencialmente processadores #I*#, mas
incorporam muitos recursos encontrados nos processadores )I*# (ou iceEersa+.