Work Family Actual

T
T
r
r
a
a
b
b
a
a
l
l
h
h
o
o

d
d
e
e

E
E
l
l
e
e
t
t
r
r
n
n
i
i
c
c
a
a

D
D
i
i
g
g
i
i
t
t
a
a
l
l

F Fa am m l li ia as s d de e C Ci ir rc cu ui it to os s L L g gi ic co os s

C Ce en nt tr ro o F Fe ed de er ra al l d de e E Ed du uc ca a o o T Te ec cn no ol l g gi ic ca a U UN NE ED D C Cu ub ba at t o o

Eletrnica Digital Famlias de Circuitos Lgicos
Ricardo Gouveia n 26; Wagner S. Pires n 34; Wenderson Luis n 35; I 111

2
I I. . I In nt tr ro od du u o o

Famlia de Circuitos Lgicos.

Entende-se por famlias de circuitos lgicos estruturas internas que nos
permitem a confeco desse bloco em circuitos integrados. Cada famlia lgica
utiliza determinados componentes em seus blocos e de acordo com este, a famlia
possuir determinadas caractersticas relacionadas ao seu funcionamento.

Dentre as famlias de circuitos lgicos destacam-se:

TTL (transistor-transistor-logic).
CMOS (complementary mos).
RDTL ()
HTL (high-thershold-logic).
ECL (emither-coupled-logic)


3

I II I. . n nd di ic ce e

I I. . I In nt tr ro od du u o o ____________________________________ 2
I II I. . n nd di ic ce e ________________________________________ 3
P Pa ar r m me et tr ro os s m ma ai is s U Ut ti il li iz za ad do os s d do os s C Ci ir rc cu ui it to os s L L g gi ic co os s ____________ 4
I In nt te er rf fa ac ce e e en nt tr re e a as s F Fa am m l li ia as s L L g gi ic ca as s _______________________ 4
S Se en ns si ib bi il li id da ad de e d de e N N v ve ei is s L L g gi ic co os s d de e T Te en ns s o o __________________ 5
I II II I. . F Fa am m l li ia a H HT TM ML L _________________________________ 5
C Ca ar ra ac ct te er r s st ti ic ca as s p pr ri in nc ci ip pa ai is s d da a f fa am m l li ia a H HT TL L ___________________ 5
I IV V. . F Fa am m l li ia a E EC CL L __________________________________ 6
C Ca ar ra ac ct te er r s st ti ic ca as s d da a f fa am m l li ia a E EC CL L ____________________________ 7
V V. . F Fa am m l li ia a T TT TL L ____________________________________ 7
5 54 4/ /7 74 4L LX XX XX X __________________________________________ 8
S S r ri ie e 7 74 4 _____________________________________________ 8
S S r ri ie e 5 54 4 _____________________________________________ 8
C Ca ar ra ac ct te er r s st ti ic ca as s G Ge er ra ai is s e e P Pa ar r m me et tr ro os s d da a F Fa am m l li ia a T TT TL L ___________ 8
T Ti ip po os s d de e B Bl lo oc co os s d da a F Fa am m l li ia a T TT TL L __________________________ 10
S Sa a d da a O Op pe en n- -C Co ol ll le et to or r ____________________________________________ 10
S Sa a d da a T Tr ri i- -S St ta at te e ( (T Tr r s s E Es st ta ad do os s) ) ____________________________________ 11
E En nt tr ra ad da a S Sc ch hi im mi it tt t- -T Tr ri ig gg ge er r _________________________________________ 12
V Ve er rs s e es s d de e C Ci ir rc cu ui it to os s T TT TL L _______________________________ 13
C Ci ir rc cu ui it to os s I In nt te eg gr ra ad do os s T TT TL L _______________________________ 15
A Al lg gu un ns s t ti ip po os s d de e c ci ir rc cu ui it to os s i in nt te eg gr ra ad do os s T TT TL L __________________ 16
V VI I. . F Fa am m l li ia a C CM MO OS S ________________________________ 20
C Ca ar ra ac ct te er r s st ti ic ca as s G Ge er ra ai is s e e P Pa ar r m me et tr ro os s d da a F Fa am m l li ia a C CM MO OS S ________ 22
C Ci ir rc cu ui it to os s I In nt te eg gr ra ad do os s C CM MO OS S _____________________________ 24
V VI II I. . C Co on nc cl lu us s o o ________________ Error! Bookmark not defined.
V VI II II I. . B Bi ib bl li io og gr ra af fi ia a _______________ Error! Bookmark not defined.


4

P Pa ar r m me et tr ro os s m ma ai is s U Ut ti il li iz za ad do os s d do os s C Ci ir rc cu ui it to os s L L g gi ic co os s

VIH - Tenso de entrada alta. um valor de tenso no terminal de
entrada que representa um nvel alto para o sistema.

VIL - Tenso de entrada baixa. um valor de tenso no terminal de
entrada que representa um nvel baixo para o sistema.

VOH - Mnima tenso de sada alta. a mnima tenso num terminal
de sada que ainda permite fornecer a corrente de sada alta especificada com a
tenso de alimentao no seu valor mnimo.

VOL - Mxima tenso de sada baixa. a mxima tenso em um
terminal de sada que ainda permite a "absoro" da corrente de sada baixa
especificada.

IOS - Corrente de curto circuito na sada. a corrente que flui por
um terminal de sada quando uma sada alta conectada ao terra.

I In nt te er rf fa ac ce e e en nt tr re e a as s F Fa am m l li ia as s L L g gi ic ca as s

As interfaces entre os circuitos integrados muitas vezes no podem
ser feitas de maneira direta, ou seja, a sada de um circuito integrado conectada
entrada de um circuito integrado de outra famlia por causa das diferenas entre as
caractersticas eltricas do circuito alimentador, ou o circuito que est fornecendo o
sinal de sada, e o circuito que est recebendo o sinal. Para essa finalidade, usa-se
um circuito de interface. O circuito de interface tem a funo de compatibilizar as
caractersticas do circuitos alimentador com as caractersticas do circuito
alimentado.


5
S Se en ns si ib bi il li id da ad de e d de e N N v ve ei is s L L g gi ic co os s d de e T Te en ns s o o

Um circuito lgico interpreta como nvel 1, uma tenso prxima a da
mxima e, como nvel zero, uma tenso prxima ao terra. As famlias lgicas tm
uma faixa de trabalho diferente para as tenses de cada nvel. Assim se tivermos,
por exemplo, uma famlia que interpreta como nvel baixo tenses entre 0 e 0.8 V,
e como nvel alto entre 2 V e 5 V. Se ela for conectada a sada de outra famlia que
tenha nvel lgico alto com tenses entre 1.4 V e 5 V, essa diferena entre 2 V e
1.4 V pode causar erro de interpretao n entrada da primeira, pois1.4 V est
dentro da faixa indeterminada desta famlia.

III.F Fa am m l li ia a H HT TM ML L

A famlia HTML (high-tueshold logic) foi criada para atender
necessidade de circuitos com uma alta imunidade ao rudo. Esses circuitos
,geralmente ,so empregados nas em equipamentos industriais que trabalham em
locais de grande rudo(comutao de chaves, motores de induo, etc).Possuem
circuitos muito semelhantes famlia DTL como veremos a seguir. O circuito bsico
do seu bloco lgico principal, a porta NAND, visto na figura 01 abaixo:

Figura 01

Como veremos o circuito tem um funcionamento anlogo ao da
famlia DTL com a nica diferena de possuir D
3
como sendo um diodo zener, isso
far com que aumente o potencial necessrio para que T
1
inicie a conduo.

C Ca ar ra ac ct te er r s st ti ic ca as s p pr ri in nc ci ip pa ai is s d da a f fa am m l li ia a H HT TL L

Como na famlia DTL, possui um bloco lgico principal a porta
NAND.

Possui um Fan-out Tpico igual a 10.

A famlia HTL de todas as famlias de circuitos lgicos a que
dissipa a maior potncia.A potncia dissipada por circuitos desta
famlia de ordem de 60 mW.


6
Devido utilizao de um diodo zener(D
3
), necessitar-se- de um
maior potencial nas entradas para que haja conduo, isso far
com que aumente a imunidade ao rudo.Essa a famlia de
circuitos lgicos que possui maior imunidade ao rudo.

De todas as famlias que utilizam transistores como chaves, a
famlia HTL a que possui maior tempo de atraso.

IV. F Fa am m l li ia a E EC CL L

A famlia ECL (emiter-coupled-logic) utiliza nos circuitos o
acoplamento pelo emissor dos transistores. Esse fato faz com que os transistores
no trabalhem na regio de saturao e traz como conseqncia um menor tempo
de resposta.

De todas as famlias lgicas, est a que permite maior velocidade
de comutao.

Esta famlia apresenta dois blocos lgicos principais, a porta NOR e a
porta OU que sero obtidas a partir de um mesmo circuito, em duas sadas.

O circuito bsico dos blocos principais visto na figura 02 abaixo:

Figura 02

Esse circuito tem seu funcionamento baseado em um amplificador
diferencial. Sabendo-se disso , podemos dizer que quando ambas as entradas
estiverem em nvel baixo(nvel 0) os transistores T
1
e T
2
estaro no limiar da regio
de corte, portanto I ser pequeno e por isso o potencial de S
2
ser alto.Sendo I um
valor baixo, diremos que I
2
ser um valor alto de modo a manter a corrente IE e
com isto o transistor T
3
estar no limiar de saturao impondo assim o potencial de
S baixo. Quando pelo menos uma das entradas estiver com com potencial
alto(nvel 1) o seu respectivo transistor estar no limiar de saturao,com isso, I
ser elevada, logo o potencial de S
2
ser baixo;sendo I elevado, I
2
dever ser
pequena de modo a manter a correspondente IE, com isto o transistor T
3
estar no
limiar do corte, impondo assim o potencial de S
1
alto. Transpondo-se estas
situaes para a tabela da verdade, teremos:

7

H-nvel alto de
tenso.

L-Nvel baixo de
tenso

Podemos notar na tabela que a sada S
2
ser o complemento da sada
S
1
, e mais, S
1
segue a tabela de uma porta OU e portanto, S
2
segue uma tabela de
uma porta NOR.

Como sabemos, a partir de um bloco NOR podemos formar qualquer
outro tipo de bloco lgico.

C Ca ar ra ac ct te er r s st ti ic ca as s d da a f fa am m l li ia a E EC CL L

Blocos lgicos principais so a porta OU e a porta NOR.

Uma das vantagens do ECL que possui um Fan-out igual a 25.

A potncia dissipada pelos blocos dessa famlia da ordem de 50
mW. Isso se d pelo fato de ns no trabalharmos na regio de
corte ou saturao e sim, na regio ativa.

Apresenta uma boa imunidade ao rudo.

Como j foi dito, a grande vantagem da famlia ECL de possuir
um tempo de atraso muito baixo, da ordem de 3ns.

V V. . F Fa am m l li ia a T TT TL L

Esta famlia derivada da antiga famlia DTL, sendo o resultado de
inovaes tecnolgicas. Como a utilizao nos seus circuitos internos de
transistores e bipolares de vrios emissores tambm conhecidos como
multiemissores. Esta uma famlia muito utilizada por causa de seu fcil manuseio
e a disponibilidade de uma srie de circuitos integrados comerciais e padronizados.

Os circuitos da famlia TTL podem ser encontrados em duas sries
denominados: 74 (para uso comercial) e 54 para uso militar).

Primeiramente, os circuitos integrados eram fabricados para o uso
militar onde tamanho, consumo e potncia eram preponderantes.

Mas no ano de 1964, surgiu a verso comercial a custo bem inferior.
Respeitando algumas especificaes, os dispositivos 54 so compatveis com a srie
74.
H tambm subdivises da linha nesses dispositivos de acordo com
sua velocidade de comutao.

A B S
1
S
2

L L L H
L H H L
H L H L
H H H L

8
5 54 4/ /7 74 4L LX XX XX X

Baixa potncia. Do o melhor produto velocidade versus potncia,
entre todos os dispositivos lgicos. As resistncias internas dos transistores do CI
so aumentadas, resultando numa menor dissipao de potncia (1 mW por porta,
com retardo de 33nS por porta).

54/74HXXX Alta velocidade. Os tempos de subida e descida
de pulsos so menores. Os transistores internos do CI so feitos
em configurao darlington. O retardo de 6 ns por porta. A
desvantagem que este tipo de circuito consome mais corrente
que o tipo comum.

54/74SXXX Componentes com tecnologia schottky*. Ela
combina alta velocidade com baixo consumo.

S S r ri ie e 7 74 4

Identifica os dispositivos da famlia TTL de uso comercial.

Especificaes:

Temperatura 0 a 70 C
Tenso de Alimentao 4,75 a 5,25V (5V 10%)

Mas importante lembrar que:

Os circuitos integrados da famlia AS e ALS de alguns fabricantes, a
tenso de alimentao pode estar compreendida entre 4,5V e 5,5V (5V 10%).

S S r ri ie e 5 54 4

Identifica os dispositivos da famlia TTL de uso militar.

Apesar da srie 54 tenha as mesmas portas lgicas da srie 74, suas
especificaes tcnicas so mais rgidas.

Especificaes:

Temperatura -55 a 125 C
Tenso de Alimentao 4,5 a 5,5V (5V 10%)

C Ca ar ra ac ct te er r s st ti ic ca as s G Ge er ra ai is s e e P Pa ar r m me et tr ro os s d da a F Fa am m l li ia a T TT TL L

Veja abaixo os principais parmetros encontrados nos manuais em
nomenclaturas originais:

1. Alimentao (Vcc): Na famlia TTL temos para todos os blocos
de uma alimentao de 5V. Para a srie 54 temos Vcc mnimo =
4,5V e Vcc mximo 5,5V que so os valores dentro da tolerncia
permitida por esta srie. No caso da srie 74, o Vcc mnimo =
+

-

+

-

+

-


9
4,75V e Vcc mximo = 5,25V, sendo os valores mximos e
mnimos da tolerncia da srie 74.
2. Veja na tabela a baixo, os nveis de entrada e sada para a verso
padro TTL Standard:

TTL Standard
Parmetros Valores Unidade
V
IL
0,8 V
V
OL
0,4 V
V
IH
2,0 V
V
OH
2,4 V
I
OL
16 mA
I
IL
1,6 mA
I
OH
400 A
I
IH
40 A

3. Fan-out: o Fan-out em sua verso padro igual a 10, ou seja,
podemos ligar sada deste bloco no mximo outros 10 blocos
similares. Este valor generalizado para toda a famlia TTL.
4. Tempo de atraso de propagao: O tempo varia de acordo
com a verso que for utilizada, sendo o valor mdio aproximado
de ordem de 10ns na verso mais comum.

TTL Standard
Parmetros V. Tpico Unidade
T
PLH
11 ns
t
PHL
7 ns

5. Imunidade ao rudo: A margem correta de imunidade ao rudo
especfica para a famlia TTL obtida supondo a ligao da sada
de um bloco para a entrada de outro, sendo definida pela
margem de segurana colocada pelo fabricante entre os
parmetros de entrada e sada. calculada pela diferena de
parmetros relativos a esses nveis de tenso (margem de
imunidade ao rudo DC). Ento, temos:

No nvel 1: V
RH
= V
OH
(mnimo) V
IH
(mnimo) = 2,4 2,0 =
0,4V

No nvel 0: V
RL
= V
IL
(mximo) V
OL
(mximo) = 0,8 0,4 =
0,4V
V
R
= 0,4V

Portanto, a margem de imunidade ao rudo para a famlia TTL
igual a 0,4V, sendo considerada baixa em relao a famlia CMOS.

6. Potncia Dissipada: A famlia TTL tem um consumo mdio de
potncia de 10mW por porta na sua verso mais comum.


10
T Ti ip po os s d de e B Bl lo oc co os s d da a F Fa am m l li ia a T TT TL L

Esta uma das caractersticas da famlia TTL, que atravs de suas
sries possui blocos que esto disponveis no mercado de componentes, com uma
vasta variao. Vamos destacar alguns deles como os blocos open-colletor, tri-
state e schimitt-trigger.

S Sa a d da a O Op pe en n- -C Co ol ll le et to or r

Na famlia TTL h alguns blocos lgicos montados em open-colletor
(coletor aberto). Os circuitos destes tem semelhana aos convencionais, mas com
uma nica diferena de no Ter em seu interior o resistor de coletor ligado ao
+Vcc. Ele deve ser ligado externamente quando este bloco for utilizado. Abaixo, a
figura 03, mostra um circuito interno de uma porta NE (TTL) open-colletor:
Figura 03

Esta configurao possibilita o controle externo da corrente do coletor
de sada e, proporcionando o aumento do fan-out, alm de poder habilitar sadas
diferentes interligadas entre si (num mesmo resistor coletor), podendo assumir
nveis lgicos opostos sem provocar danos.

A grande desvantagem deste tipo de sada sua baixa velocidade de
chaveamento (mudana de nvel lgico).

A figura 04 na prxima pgina, mostra a ligao por uma funo E,
contendo ao lado a tabela da verdade e a simbologia utilizadas para se obter uma
funo E atravs de blocos open-colletor.

Rexterno
+Vcc
R
2
R
1

T
1

T
2

R
3

S

11

Tabela da Verdade

S
1
S
2
S
0 0 0
0 1 0
1 0 0
1 1 1

Figura 04

Podemos notar que, o nvel 0 obtido pela saturao de cada
transistor ou por ambos, conforme a funo lgica de cada bloco, sendo respectiva
corrente de coletor fornecida pelo mesmo resistor colocado na extremidade. O nvel
1 obtido pelo corte de ambos.

Podemos citar como outro tipo de aplicao, o uso muito comum de
sadas de open-colletor para ativar displays de 7 segmentos a led, possibilitando o
controle de luminosidade pelo resistor de coletor calculado e colocado na
externamente.

S Sa a d da a T Tr ri i- -S St ta at te e ( (T Tr r s s E Es st ta ad do os s) )

Podemos dizer tambm three-state ou 3-state, que estes modos
tambm esto corretos.

A configurao que pode fazer com que ela apresente uma alta
impendncia (terceiro estado) em relao a linha na qual ela est conectada, ou
seja, para ativar o tri-state, o bloco especfico possui um terminal que, conforme o
nvel lgico assumido, faz a sada permanecer ou no em alta impendncia. Para
entendermos melhor, observe na figura 05 abaixo, o circuito simplificado de uma
porta NE (TTL) de duas entradas com sada tri-state.
Rexterno
S
Bloco 1
Bloco 2
E por fio
+Vcc
A
B
G
R
1
R
2
R
4

+Vcc
T
3

T
2

T
4

T
1

X
2

R
3

D
3
D
2

D
1

S
X
1

Figura 05

12
No circuito da figura 05, da pgina anterior, se aplicarmos nvel 1 ao
terminal de entrada de controle de sada (G) ou o deixarmos em aberto, o circuito
funcionar normalmente como uma porta NE, pois D
2
e D
3
, estaro cortados. Se, no
entanto, aplicarmos nvel 0, devido respectiva conduo de corrente pelos
mesmos diodos, os pontos X
1
e X
2
cairo para baixos potenciais, levando T
2
, T
3
e T
4

para a situao de corte. O terminal de sada, neste caso, ser desligado do circuito
ocasionando o estado de alta impendncia.

Na famlia TTL, as sadas tri-state so encontradas fazendo parte de
vrios dispositivos, porm, isoladamente como portas, esto disponveis apenas
como buffers comuns e inversores.

Os dispositivos com sadas de tri-state tem vrias aplicaes, sendo
principalmente em sistemas com microprocessadores, onde vrios circuitos
integrados usam o mesmo conjunto de fios de forma compartilhada, assim,
formando a via de dados do sistema.

E En nt tr ra ad da a S Sc ch hi im mi it tt t- -T Tr ri ig gg ge er r

Estes dispositivos tambm so encontrados na famlia TTL. Este tipo
de bloco possibilita tornar rpidas as variaes lentas dos nveis de tenso de
determinados sinais a serem aplicados sua entrada, causando na sada o
aparecimento de uma onda quadrada bem definida. Ou seja, este tipo de bloco,
alm de realizar sua funo lgica, quadra o sinal aplicado a entrada, desde que
sejam respeitados os parmetros mnimos e mximos de tenso especificados para
cada bloco. O bloco ir considerar iguais a 0, os valores dde entrada abaixo do
especificado por V
T
- (Negative-Going Thershould Voltage) ou limiar negativo
de tenso, e ir considerar iguais a 1, os valores acima de V
T
- (Positive-Going
Thershould Voltage) ou limiarr positivo de tenso.

Podemos dizer em outras palavras que, este bloco recebe o sinal da
forma como ele gerado(pulso distorcido, com rudos, etc.) e isto pode causar
vrios problemas durante o chaveamento dos dispositivos, tais como:

Dispositivos sensveis borda de subida podem no operar;

Dispositivos polarizados na regio ativa por longo tempo podem
tornar-se instveis;

Atrasos de propagao tornam-se de difcil previso.

Abaixo, na figura 06, podemos observar um inversor TTL schimitt-
trigger (a) e a ao sobre um sinal de variao lenta aplicado sua entrada (b)

(a) (b)
Figura 06

E S V
T-

V
T+

S

13
O smbolo (histerese) presente no interior do inversor (ver
figura 06 (a)) utilizado em manuais de fabricantes para identificar as portas que
executam a funo de schimitt-trigger, sendo atribudo devido a aparncia da
caracterstica de transferncia do bloco. Veja esta curva e os valores prticos dos
parmetros VT- e VT+ , a figura 07 mostra a caracterstica de transferncia tpica
do circuito integrado TTL 7414 (6 inversores schimitt-trigger).

Figura 07

Por este grfico podemos notar que, para a sada assumir nvel 0 (V
OL

= 0,2V) necessrio que a variao de entrada atinja aproximadamente V
T+
=
1,7V, e para assumir nvel 1 (V
OH
= 3,4V), necessrio que a variao de entrada
caia abaixo de V
T-
= 0,9V aproximadamente.

V Ve er rs s e es s d de e C Ci ir rc cu ui it to os s T TT TL L

Existem outros tipos de blocos TTL alm dos blocos mais comuns
(Standard), com outras verses de circuitos com finalidade de atender a
solicitaes de ordem prtica nos parmetros relativos velocidade e consumo de
potncia. Veja a tabela na prxima pgina, que mostra um quadro comparativo
com as verses, identificaes, vantagens e desvantagens desses blocos:

4,0
3,0
2,0
1,0
0
0,4 0,8 1,2 1,6 2,0
0,4
V
T+
V
T-

V
0
(V)
V
1
(V)
Entrada

14

Verso

Identificao
da srie
Tempo de
atraso de
propagao
tpico por
porta

Consumo de
potncia por
porta
Freqncia
de clock
mxima
para flip-flop

Observaes

Standard

54/74

10ns

10mW

35MHz

Comum

Low Power

54L/74L

33ns

1mW

3MHz
Baixssimo
consumo

Hi Speed

54H/74H

6ns

22mW

50MHz
Alta
velocidade

Schottky

54S/74S

3ns

19mW

125MHz
Altssima
velocidade
Advanced

Schottky

54AS/74AS

1,5ns

8,5mW

200MHz
Altssima
velocidade e
baixo consumo
Low Power

Schottky

54LS/74LS

10ns

2mW

45MHz
Baixssimo
consumo
Advanced
Low Power
Schottky
54ALS/
74ALS

4ns

1mW

70MHz
Altssima
velocidade e
baixssimo
consumo

Estes valores so vlidos para circuitos integrados de portas NE e
servem apenas para comparaes entre as verses, sendo estimados a partir de
faixas disponveis nos manuais comerciais de diversos fabricantes.

Os dados do quadro, nos possibilita a comparao em termos de
velocidade e consumo de potncia, tomando como ponto de referncia a verso
comum, em seguida da verso de baixo consumo (L), e de alta velocidade (H).
Essas verses so diferentes entre si devido a alteraes introduzidas nos circuitos
e nos valores de seus componentes internos. A partir deste passo, as verses do
quadro como podemos ver, os circuitos apresentam variaes sobre a tecnologia
Schottky.

Nesta verso, utilizado em seus circuitos o diodo Schottky, que
um elemeto semicondutor construdo em metal com um lado da juno internapara
aumentar a velocidade de comutao, que est devidamente colocado entre base e
coletor de um transistor, formando um conjunto denominado Transistor
Schottky.

Quando este conjunto utilizado para chaveamento, no atinge a
saturao por completo, devido ligao, apresentando um tempo de comutao
extremamente baixo e consequentemente uma altssima velocidade de trabalho. A
figura 08 na prxima pgina, nos mostra a ligao de um diodo Schottky em um
transistor bipolar para formar o referido conjunto (a) e a simbologia que utilizada
por este (b).


15
(a) (b)
Figura 08

As alteraes feitas nos circuitos e nos valores dos componentes,
produziam em relao verso Schottky (S), uma variao de menor consumo
(LS), e nas verses Schottky Avanadas (AS e ALS), com uma grande melhora no
desempenho total, principalmente no produto velocidade-consumo, constituindo-se
nos menores entre todas as verses existentes.

C Ci ir rc cu ui it to os s I In nt te eg gr ra ad do os s T TT TL L

Esta famlia possui uma vasta variao de circuitos integrados
padronizados com configuraes de pinagens disponveis nos manuais dos
fabricantes. So circuitos integrados que possuem 14 pinos ou mais, conforme a
complexidade do circuito agregado, com encapsulamentos denominados DIP
(Dual-In-Line Package), cuja identificao da disposio dos terminais se faz
atravs da vista superior, em sentido ant-horrio a partir de uma marca de
referncia no encapsulamento do circuito integrado.

Veja abaixo as marcas de referncia dos circuitos integrados:

No caso do circuito integrado acima, podemos verificar que a sua
alimentao feita atravs do pino 14: +Vcc e do pino 7: terra ou GND (ground).

Marca
de
Referncia
Marca
de
Referncia

16

A Al lg gu un ns s t ti ip po os s d de e c ci ir rc cu ui it to os s i in nt te eg gr ra ad do os s T TT TL L

7400 - 04 portas NAND de 02 entradas 7401 - 04 portas NAND de 02
entradas com sadas em coletor aberto

7402 - 04 portas NOR de 02 entradas 7403 - 04 portas NAND de 02
entradas com sadas em coletor aberto

7404 - 06 portas INVERSORAS

7404 - 06 portas INVERSORAS 7405 - 06 portas INVERSORAS com sadas
em coletor aberto

7406 - 06 portas INVERSORAS 7407 - 06 portas BUFFERS/DRIVERS
Buffers/Drivers com sadas em coletor aberto com sadas em coletor aberto


17

7408 - 04 portas AND de 02 entradas 7409 - 04 portas AND de 02 entradas
com sadas em coletor aberto

7410 - 03 portas NAND de 03 entradas 7411 - 03 portas AND de 03 entradas

7412 - 03 portas NAND de 03 entradas 7413 - 02 portas NAND de 04
com sadas em coletor aberto entradas Schmitt-Triggers

7414 - 06 portas INVERSORAS 7420 - 02 portas NAND de 04 entradas
Schmitt-Triggers

7421 - 02 portas AND de 04 entradas 7425 - 02 portas NOR de 04 entradas
com Strobe


18

7427 - 03 portas NOR de 03 entradas 7430 - 01 porta NAND de 08 entradas

7432 - 04 portas OR de 02 entradas 7433 - 04 portas NOR de 02 entradas
com sadas em coletor aberto

7437 - 04 portas NAND de 02 entradas 7438 - 04 portas NAND de 02 entradas
Buffer com sadas em coletor aberto

7440 - 02 portas NAND de 04 entradas 7451 - 02 portas AND/NOR de 04
com sadas em coletor aberto entradas

7473 - 02 FLIP FLOPS JK com entradas 7474 - 02 FLIP FLOPS D com entradas
de Clear de Preset e Clear

19

7475 - 04 LACTCHES BIESTVEIS 7483 - SOMADOR PLENO DE 04 BITS

7486 - 04 portas XOR de 02 entradas 7488 - MEMRIA de apenas leitura de
256 BITs com sadas em coletor aberto

7489 - MEMRIA de escrita e leitura 7490 - CONTADOR de dcada

7491 - SHIFT REGISTER de 08 BITs 7495 - SHIFT REGISTER de 04 BITs

74125 - 04 BUFFER TRI STATE 74126 - 04 BUFFER TRI STATE


20

74138 - 01 DECODER 3 TO 8 74139 - 02 DECODER 2 TO 4

VI. F Fa am m l li ia a C CM MO OS S

A outra famlia de externa importncia a ser abordada a CMOS
(Complementary MOS). Trata-se de ima famlia que tem seus circuitos construdos
por transistores MOS-FET complementares do tipo canal N e canal P.Suas
configuraes bsicas permitem obter-se uma srie de vantagens, tais como: alto
Fan-Out, alta margem de imunidade ao rudoe baixssimo consumo, sendo esta
uma de suas mais importante caractersticas.

Vamos, a seguir, analisar o funcionamento dos blocos lgicos
principais desta famlia que so as portas NOU e NE. A figura 09 logo abaixo, nos
mostra o circuito bsico de uma porta NOU CMOS.

Figura 09

Quando ambas as entradas estiverem em 0 (potencial do terra), os
MOS-FET canal P, M1 e M2 estaro conduzindo e os Mos-FET canal N, M3 e M4
estaro cortados. Isso far com que a tenso de sada assuma valor igual a +Vdd
(nvel 1). Quando pelo menos uma das entradas estiver em +Vdd (nvel 1),
teremos o respectivo MOS-FET canal N, M3 ou M4 conduzindo, fazendo com que na
sada tenhamos uma tenso igual a 0. Transpondo estas situaes para uma tabela
verdade, conclumos que o circuito comporta-se como uma porta NOU:


21
A B S
0 0 1
0 1 0
1 0 0
1 1 0

Vamos analisar agora, o funcionamento da porta NE CMOS. O circuito
bsico visto na figura 10:

Figura 10

Quando pelo menos uma das entradas estiver em 0, o respectivo
MOS-FET canal N, M3 ou M4 estar cortado e o respectivo MOS-FET canal P, M1 ou
M2 estar conduzido, logo, teremos na sada uma tenso igual a VDD (nvel 1).
Quando ambas as entradas estiverem em +VDD (nvel 1), tanto M3 como M4
estaro conduzindo, ficando M1 e M2 cortados, logo, teremos na sada uma tenso
igual a 0. Transpondo estas situaes para uma tabela verdade conclumos que o
circuto comporta-se como uma porta NE:

A B S
0 0 1
0 1 1
1 0 1
1 1 0

Convm ressaltar que a partir destes circuitos bsicos o fabricante
pode estruturar, internamente no circuito integrado, qualquer outro bloco
mantendo as mesmas caractersticas de entrada e sada.

Um outro ponto importante a ser ressaltado que ao contrrio da
famlia TTL, no aconselhvel deixar terminais de entrada em vazio nas portas
CMOS, pois nesta situao, estes se tornam susceptveis captao de cargas
estticas e rudos indesejveis, causando pela polarizao errnea dos dispositivos,
um aumento da dissipao de potncia e consequentemente sobreaquecimento. Os
terminais no utilizados devem ser conectados, conforme o caso da funo lgica
envolvida, ao terra ou Vdd do circuito.


22
C Ca ar ra ac ct te er r s st ti ic ca as s G Ge er ra ai is s e e P Pa ar r m me et tr ro os s d da a F Fa am m l li ia a C CM MO OS S

A famlia CMOS possui circuitos integrados disponveis nas sries
comerciais 4000A, 4000B e 54/74C, sendo esta ultima semelhante TTL na
pinagem dos circuitos integrados e funo dos blocos disponveis. Alm destas, a
famlia CMOS tambm possui verses de alta velocidade e melhor desempenho:
74HC/74HCT (High-speed CMOS), sendo a HCT especialmente desenvolvida para
atuar com parmetros de tenses compatveis co TTL-LS e as apropriadas para
operar com baixa tenso de alimentao: 74LV/74VC (Low Voltage CMOS).

Os circuitos integrados CMOS so dimensionados para operar na
faixa de temperatura de -40 a +85 C nas sries comuns, e nas variaes de uso
profissional (militar) na faixa de -55 a +125 C.

Veja logo abaixo, os principais parmetros encontrados nos manuais
em nomenclaturas originais:

1. Alimentao (Vdd): Quanto tenso de alimentao, esta
famlia permite para as sries 4000 e 74C operam na faixa de 3V
a 15V, para a verso HC de 2V a 6V e para a HCT de 4,5V a 5,5V.
Para as sries de baixa voltagem, a faixa de 1V a 3,6V para a LV
e 1,2V a 3,6V para a LVC, sendo estas especialmente projetados
para operar com 3,3V, tenso de vrios sistemas atuais. Podemos
notar que esta famlia e suas verses apresentam a vantagem de
possuir uma larga faixa de tenso de alimentao, no
necessitando de regulagem precisa na fonte como no caso da
TTL.

2. Nveis de tenses e correntes de entrada e sada: Os blocos
da famlia CMOS apresentam estes nveis, especificados nos
manuais, com variaes em funo da verso e tipo de bloco
utilizado. De maneira geral, apresentam nas entradas, valores de
Vil (mx.) iguais a 30% do Vdd e Vih (min.) iguais a 70% do Vdd,
com exceo da verso HCT que possui estes nveis iguais a TTL-
LS. Nas sadas dos blocos, devido principalmente baixa
absoro de corrente na ligao com o bloco seguinte (alta
resistncia de entrada), apresentam valores muito prximos a 0
(Vol max.) e Vdd (Voh min.). A tabela 9.14 apresenta os valores
de tenses e correntes para a srie 4000B, operando com Vdd
igual a 5V.

CMOS 4000B
Parmetros Valores Unidade
Vil 1,5 V
Vol 0,05 V
Vih 3,5 V
Voh 4,95 V
Iol 0,4 MA
Iil 1 A
Ioh 0,4 MA
Iih 1 A

3. Fan-Out: Nesta famlia, de modo generalizado, Fan-Out igual a
50, porm varia conforme as verses empregadas. Este valor
considervel devido principalmente pouca deriva da corrente
de sada, em funo da alta resistncia de entrada dos

23
dispositivos CMOS conextados, sendo a limitao causada pela
ao das capacitncias de entrada dos blocos subseqentes
somados. Devido compatibilidade de algumas verses com TTL,
comum nos manuais, encontrar este parmetro definido para
um carregamento da sada com TTL-LS, sendo este um menor
valor (Fan-Out = 10 para HC/HCT).

4. Tempo de atraso de propagao: Nas sries mais comuns, o
tempo de atraso de propagao mdio da ordem de 90ns,
constituindo-se em uma grande desvantagem. O problema foi
superado com o aparecimento das verses apropriadas para uso
em alta velocidade (HC/HCT), com parmetros compatveis com
os das verses TTL para a mesma finalidade. Para exemplificar, a
tabela 9.15 apresenta os parmetros de velocidades para a srie
bsica e as verses citadas, com tenso de alimentao igual a
5V.

Verso
Tempo de atraso
de propagao
tpico por porta
Freqncia de
clock mxima para
flip-flop
4000B 90 ns 12 MHz
HC/HCT 8 ns 55 MHz

5. Imunidade ao Rudo: A margem de imunidade ao rudo para a
famlia CMOS igual a 45% de Vdd, sendo muito alta se
comparada com a famlia TTL. Devido a isso, estes blocos so
adequados para ser utilizados em circuitos que operam em
sistemas ou ambientes de alto nvel de rudo.

6. Potncia Dissipada: O consumo de potncia da famlia CMOS
(com Vdd=5V) da ordem de 1nW por porta na srie 4000 e
2,5nW por porta na verso 74HC, sendo estes valores muito
baixos, caracterizando-se em mais uma grande vantagem desta
famlia.

7. Manuseio: A famlia CMOS, ao contrario da TTL, possui
problemas com o manuseio dos circuitos integrados que devido
ao da eletricidade de esttica, provoca a degradao das
junes internas dos chips, comprometendo sua vida til. A
danificao total do bloco pode s acontecer aps um certo tempo
de uso, causando srios transtornos ao fabricante do sistemas no
qual o componente est engajado.

Para contornar o problema, possibilitando um manuseio mais seguro,
existe no mercado uma srie de dispositivos antiestticos (pulseiras de
aterramento, pisos, borrachas de bancada, estaes de solda, etc.), sendo inclusive
os circuitos integrados comercializados em embalagens com isolao apropriada.

As verses mais recentes desta famlia possuem internamente nas
entradas e sadas dos blocos, diodos de proteo para evitar a ao da eletricidade
esttica, porm, aconselha-se seguir da mesma forma as normas de manuseio
apropriadas.


24
C Ci ir rc cu ui it to os s I In nt te eg gr ra ad do os s C CM MO OS S

Da mesma forma que na TTL, a famlia CMOS colocou no mercado
uma srie de circuitos integrados padronizados com configuraes de pinagens
disponveis nos manuais dos fabricantes.Para exemplificar, a figura 9.22 apresenta
a pinagem do circuito integrado 4001B (4 NOU com 2 entradas) e do
74HC04/74HCT04 (6 inversores), sendo estes ltimos de mesma pinagem que o
7404 da famlia TTL.

4001
04 portas NOR de 02 entradas

7404
06 portas INVERSORAS


25
V VI II I. . B Bi ib bl li io og gr ra af fi ia a. .

Livros 01 e 02: Elementos da Eletrnica Digital
Edies: 13 e 30 Edio Revisada
Autores: Francisco Gabriel Capuano e
Ivan Valeije Idoeta
Editora: rica

Livros 03: Manual de Circuitos Integrados TTL
Edio: No consta
Autores: Eduardo Cesar Alves Cruz e
Luiz Carlos da Cunha e Silva
Editora: rica

Livros 04: Circuitos Digitais
Edio: No consta
Autores: Eduardo Cesar Alves Cruz
Antonio Carlos de Loureno
Sabrina Rodero Ferreira
Salomo Choueri Jnior
Editora: rica

www.triac.cjb.net

www.eletronica1.cjb.net

www.members.xoom.com/curtocircuit


26

Work Family Actual

Caricato da

Informazioni sul documento

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

Work Family Actual

Caricato da

Copyright:

Formati disponibili

T

Potrebbero piacerti anche