Diseo Amplificador:

Las indicaciones dicen que debe ser alimentado con 12 Volts en cd, con un JFET 2N5458, una
ganancia de voltaje C, y una carga (o resistencia de salida o Rl) igual a Rl Ohm (no kWatt
como sala en la gua). Para poder disear, se necesita adems la ganancia de corriente o a
resistencia de entrada, pero no nos lo dan. Por ende ustedes deben elegir una resistencia de
entrada Rgg.
El circuito general del diseo es:

Cuyo circuito en continua es:

PASOS:
1) Hacemos Idq = Idss/2 , Vgsq = 0.3*Vp, Vdsq = 12/2
2) gm = (2*Idss/|Vp|)*(1-vgs/Vp)
3) Hacemos LVK en la malla 2 y nos da: 12 Idq(Rd+Rs) Vdsq = 0, como conocemos Vdsq,
Idq y Vgsq, despejando: Rd + Rs = (12-Vdsq)/Idq = cte. Por ende, sabemos que la suma de
Rs + Rd debe ser cte (llammosle A). Entonces Rs + Rd = A.
4) Nos piden una ganancia C y la frmula de ganancia es (para ste circuito): (-Rd//Rl)/(Rs
+ 1/gm), entonces igualamos C = (-Rd//Rl)/(Rs + 1/gm) C = (Rd//Rl)/(Rs + 1/gm).
5) Luego, sabemos que Rd + Rs = A (cte.), por ende podemos despejar Rs: Rs = A Rd y lo
reemplazamos en la frmula de ganancia.
6) C = (Rd//Rl)/((A - Rd) + 1/gm), luego despejamos Rd C = [(Rd*Rl)/(Rd+Rl)]/((A + 1/gm) -
Rd) C(A+1/gm - Rd)*(Rd + Rl) = Rd*Rl (A+1/gm - Rd)*(Rd + Rl) = Rd*Rl/C
(-1)*(-A-1/gm + Rd)*(Rd + Rl) = Rd*Rl/C (-A-1/gm + Rd)*(Rd + Rl) = -Rd*Rl/C
Rd^2 + (-A -1/gm + Rl)*Rd + (-A -1/gm)*Rl + Rd*Rl/C = 0
Rd^2 + (-A -1/gm + Rl+Rl/C)*Rd + (-A -1/gm)*Rl = 0, y finalmente queda una ecuacin
cuadrtica con una raz positiva y una raz negativa. Eligen el Rd positivo.
7) Una vez obtenido el Rd, obtienen el Rs, ya que Rs +Rd = A, entonces Rs = A Rd, si Rs les da
negativo, vuelven al paso 1, eligiendo otro valor de Idq, Vgsq y Vdsq
8) Ahora hay que sacar R1 y R2, y necesitamos Vgg y Rg (como cuando necesitbamos Vb y
Rb y aplicbamos las frmulas para sacar R1 y R2). Para sacar Vgg, trabajan con la malla 1
del circuito en CD. Como se habrn dado cuenta, hay que trabajar con el circuito CD con el
equivalente de thvenin, es decir:

Trabajando la malla 1 (usando LVK), tenemos: Vgg = Vgsq + Rs*Idq y despejamos Vgg. Si el
resultado de Vgg, y si Vgg >0 (estrictamente mayor), como se dieron una resistencia de
entrada Rgg, obtienen el valor de R1 y R2: R1 = Rgg/(1-Vgg/12) y R2 = Rgg*12/Vgg y tendran
listo el diseo. Quedara como en la primera figura.


9) Si Vgg da 0 o negativo, entonces hay que rehacer los clculos cmo?, primero asumen
que Vgg = 0, entonces R2 valdra infinito (circuito abierto). Luego relizando nuevamente
LVK en la malla 1, tenemos: 0 = Vgsq + Idq*Rs, es decir, -Vgsq/Idq = Rs. Diseo listo? NO
seores, recuerden que Rs + Rd debe ser igual a A Qu sucede si no es igual a A? (pasar
eso). Debemos recalcular Rd? S, para ello hacemos Rd = A Rs(que se calcul recin) y se
obtiene Rd. Pero se presenta un nuevo problema qu pasa si reemplazamos el Rd y el Rs
en la frmula de ganancia y no da la pedida? Debemos hacer el siguiente arreglo, hay que
dividir la resistencia Rs en 2 partes: Rs1 y Rs2, Rs2 va con un capacitor en paralelo y Rs1 va
libre. Entonces se puede suponer que Rscd = Rs y Rsac = Rs1 y que Rs = Rs1 + Rs2.
10) Reemplazamos Rs1 en la frmula de la ganancia: -C = -(Rd//Rl)/((Rs1 + 1/gm)), como C es
conocido, Rd se calcul recin, gm es conocido, Rl es conocido, se despeja Rs1: Rs1 =
[(Rd//Rl)/C] 1/gm. Si Rs1 da mayor que Rs, entonces vuelven al paso 1 y elijen un nuevo
punto Q (es cruel cuando pasa esta parte). Si no ocurre eso, el circuito est listo y quedara
as:


Y ESO.Saludos.