UNIVERSIDAD DE EL SALVADOR

FACULTAD DE INGENIERA Y ARQUITECTURA

ESCUELA DE INGENIERA ELCTRICA
ELECTRNICA II



Laboratorio N1: Tcnicas de polarizacin y diseo de etapas amplificadoras con
JFETs.
Grupo de laboratorio: 02

Catedrtico: Ing. Jos Ramos Lpez.
Instructor: Guillermo Cornejo.



Alumnos: Carnet:



Br. Martnez Escobar, Jos Roberto ME09032

Br. Villalobos Alberto, Jorge Armando VA10041


Electrnica II Pgina 2

Resumen de la prctica.
En esta primer laboratorio conoceremos el uso y aplicacin del JFET (Junction Field Effect
transistor) como un dispositivo equivalente a un MOSFET de agotamiento, para lo cual
hemos realizado las 2 primeras practicas de laboratorio.
La primera asignacin de esta prctica se ha calculado I
DSS
y V
GS (off)
.

Sabiendo que I
DSS
es
la corriente que pasa por el transistor cuando V
GS
es cero; lo hemos realizado de manera
experimental en el laboratorio y en simulacin en TINA para poder comparar ambos
resultados. Luego Con un amplificador con una ganancia mayor que 50 utilizando un
2N4341, dicho amplificador se ha implementado fsicamente y se ha realizado su respectiva
simulacin, luego Diseamos un seguidor de fuente con impedancia mayor a la entrada de
1M y comprobamos los resultados prcticos con los simulados; sin mas que agregar
continuamos con el desarrollo explicacin de la practica

Materiales y equipo utilizados.
A continuacin se presenta la lista de materiales y equipo utilizados para la practica de los
circuitos realizados en este primer laboratorio:
Equipo:
Osciloscopio
Generador de seales.
Protoboard.
Materiales:
JFET 2N4341.
Amp-Op LM741.
1 Resistencias 900k.
1 Resistencia 100k.
1 Resistencia 82k.
1 Resistencia de2.2k.
2 Capacitores de 0.1 uF.
1 Capacitor de 220 uF.



Electrnica II Pgina 3

Trabajo de laboratorio
1. Descripcin del circuito:
En esta prctica medimos la I
DSS
con la ayuda del multmetro entre

y el drenaje del
transistor y V
GS (off)
midiendo el voltaje de salida.
Para encontrar I
DSS
ponemos al transistor en saturacin y con VG igual a cero.

De acuerdo a lo visto en la gua de laboratorio se procede a la construccin de los
siguientes circuitos:
Circuitos para medir I
DSS
y V
GS (off)


Figura 1 Muestra el voltaje V
GS (off)
para el JFET 2N4341.

Parte a)
Valores obtenidos:


I
DSS
[mA] V
GS(off)
[V]
3.89 -2.81
Tabla 1 Mediciones de I
DSS
y V
GS
(off) para la practica 1 de

la parte a.

Nota: Tomando en cuenta que para calcular I
DSS
tuvimos que poner Vgs igual a cero.















Electrnica II Pgina 4

Parte b)
Conectamos un amplificador entre la fuente y la entrada del JFET y medimos de igual
manera la I
DSS
y V
GS(off)
.

Figura 1.1 Muestra el JFET 2N4341 Conectado con un Amplificador LM741 de la practica 1 parte b.
Calculando R
real
en el circuito para reducir la corriente en un factor de 100 y poder conocer
Vo dado esto llegamos a la siguiente formula:

385.60k
Ya que calculamos la R para la entrada de nuestro circuito midiendo la tensin en la salida
llegamos al siguiente resultado:

Figura 1.2 Muestra Vo medido en el laboratorio de la practica 1 parte b.

Electrnica II Pgina 5

Para el clculo de I
DSS
y V
GS (off)
con el 2N4341 encontramos un promedio de los resultados
obtenidos en el laboratorio con otros grupos y llegamos a obtener la siguiente tabla:
I
DSS
[mA] V
P
=V
O
[V]
3.50 -2.06
3.79 -2.26
3.89 -2.81
4.16 -2.81
Tabla 1.1 Valores experimentales de I
DSS
y Vo.

De ello pudimos escoger I
DSS
y V
GS (off)
Max/Min para el clculo del segundo experimento.
I
DSS
Max.[mA] I
DSS
Min. [mA] V
P
=V
O
Max.[V] V
P
=V
O
Min.[V]
4.16 3.50 -2.81 -2.06
Tabla1.2 Datos escogidos para los valores mximos y mnimos de I
DSS
y V
GS

Simulacin en TINA:
Para la I
DSS
en la Simulacin se muestra el siguiente circuito:

Figura 1.3 Medicin I
DSS
en la simulacin para el JFET 2N4341.

Figura1.4 Medicin de V
GS(
off) en la simulacin del circuito.
Electrnica II Pgina 6

Ahora compararemos los valores de I
DSS
y V
GS
Sabiendo que I
DSS
es la corriente que pasa
por el transistor cuando V
GS
es cero esto se demostrara en la siguiente grfica.

A continuacin compararemos los resultados obtenidos con los resultados tericos
graficados en octave:


Figura 1.6 Grafica de I
D
vrs V
GS




Figura 1.5 Grafica Simulada en Octave de I
D
vrs V
GS
de los datos obtenidos.




Electrnica II Pgina 7


Figura 1.6 Grafica de G
m
vrs V
GS
.


Figura 1.5 Grafica Simulada en Octave de G
m
vrs V
GS
de los datos obtenidos.


Discusin: Como podemos observar los valores encontrados de I
DSS
y V
GS (off)
son bastante
cercanos a los q se especifican en las hojas de datos; este margen de error puede atribursele
a algn leve error en la toma de mediciones; sin embargo los valores obtenidos en esta
prctica son bastante aceptables.


Electrnica II Pgina 8

2. Disear un amplificador con ganancia mayor que 50, usando un 2N4338/2N4339/2n4341
Usar las tcnicas discutidas en el laboratorio.

Introduccin: Al estudiar y analizar los amplificadores se puede observar que a la hora de
calcular sus resistencias es una decisin muy importante ya que escogerlas depende de el
conocimiento que se tenga sobre dicho tema de no ser asi podramos obtener resultados no
deseables.
Descripcin del circuito: Para el diseo de este amplificador se utilizara el diseo de
fuente comn, debido a que es una de las conexiones con un clculo de diseo ms fcil de
entender y analizar.

Figura 2.1 Circuito amplificador de ganancia. Figura 2.2 Equipo utilizado para la prctica

Av [V/V] Vp Max [V]

Max [mA]
Vp Min [V]

Min [mA] Gm [mA/V]

50 -2.81 4.16 -2.06 3.50 1
Tabla 2.1 Valores obtenidos para el diseo del Amplificador como fuente comn.

Tomamos encuenta estas ecuaciones para llevar a cabo el diseo del circuito amplificador
conganancia mayor de 50.

I. (

) (

)

II.

III.

IV.

Electrnica II Pgina 9

V.



(

VI.



(

VII.
||
||


VIII.

IX.

|

|

X.

Solucin:

) [

( )()

()

( )()

()

Electrnica II Pgina 10

() [

() [

Para el clculo de divisor de tensin:

()() ||

Electrnica II Pgina 11

Entonces:

Simultaneando da como resultado:

Resultados obtenidos:

Av [V/V] Vp Max [V]

Max [mA]
Vp Min [V]

Min [mA] Gm [mA/V]

50 -2.81 4.16 -2.06 3.50 1
Tabla 2.1 Valores obtenidos para el diseo del Amplificador como fuente comn.



Rs [k]

[k]

[V]

[k]

[k]
2.43 50 3.01 900 100
Tabla 2.2 Valores calculados para el diseo del Amplificador como fuente comn.


Discusin: Para el diseo de estos amplificadores existen mltiples soluciones, por esta
razn es necesario que todo este anlisis antes de implementar el circuito en el laboratorio
venga acompaado de su respectiva simulacin.













Electrnica II Pgina 12

Simulaciones en TINA:

Figura 2.3 Diagrama esquemtico del amplificador de la simulacin en TINA.
Estas mediciones nos dan una forma directa para lograr calcular la ganancia, que viene
dada por:

Figura 2.3 Grficas de entrada y salida amplificada de la simulacion en TINA.
Electrnica II Pgina 13


Figura 2.4 Muestra el Vo y Vi del JFET como amplificador comn en el laboratorio.

Calculamos la ganancia experimenta en el circuito mediante los resultados obtenidos en el
osciloscopio llegamos al clculo de la ganancia de la siguiente manera:

Discusin: Los resultados obtenidos en el laboratorio, al introducir una seal de 52mV, Se
obtiene la respuesta del circuito amplificador propuesto, El cual confirma que
efectivamente la ganancia del amplificador fuente comn, anda por los 50

.
















Electrnica II Pgina 14

3. El seguidor fuente es una configuracin de mucha utilidad; su elevada impedancia de
entrada y baja impedancia de salida lo hacen til para transformaciones de impedancia
entre FETS y BJTs.
Introduccin: La baja impedancia de entrada es la clave para poder desarrollar los clculos
y armar un buen circuito de un seguidor fuente
Descripcin del circuito: Para esta asignacin se recomend una impedancia mayor a 1M
y mantener el mismo valor de transconductancia que se utiliz en el experimento 2 del
amplificador de ganancia que fue de Gm = 1mA/V
Frmulas a utilizar:
I.

)
II.

)
III.

Solucin

()

()

|


Debido a la impedancia de entrada que se ha pedido implementar en el sistema, se eligio
una resistencia de compuerta de

Electrnica II Pgina 15

Simulacin en TINA



Figura 3.1 Circuito del seguidor con su respectivo Vo de salida.


Obteniendo la ganancia del circuito seguidor fuente:

Para una mayor visualizacin de este circuito presentamos una grfica de entrada y salida
de este circuito realizada en TINA



Figura 3.2 Grfica de entrada y salida del seguidor fuente con el JFET simulado en TINA.



Electrnica II Pgina 16

CONCLUSIONES

En base al conocimiento adquirido con la elaboracin de este reporte hemos concluido de la
siguiente manera:

Para los datos obtenidos en el laboratorio de la practica 1 pudimos conocer los
respectivos valores de I
DSS
y V
GS (off).
Comparando cada uno de los resultados
podemos decir que estn en el rango en la hoja de especificaciones del JFET
2N4341 y se comprob que el factor de ganancia va a depender de la resistencia del
drenaje, gracias a este factor podremos variar considerablemente el voltaje en la
salida.

Una de las principales causas por las que el amplificador de ganancia 50 no
funcion en su totalidad fue debido a que en la teora y clculos los datos obtenidos
no son tan fciles de obtener en la realidad y debido a eso ya hay un margen de error
significativo por lo tanto a la hora de querer implementar nuestro diseo deben
tomarse en cuenta esas consideraciones de los valores obtenidos y los valores
verdaderos que se utilizan en el circuito.

Como pudo observarse en el laboratorio una de las claves para disear un buen
seguidor de fuente es que tenga una gran impedancia de entrada, ya que esto ayuda
a la hora de tomar mediciones.




















Electrnica II Pgina 17

BIBLIOGRAFIA




Circuitos Microelectronicos, 5ta Edicin, Adel S. Sedra Kenneth C. Smith


Ing. Jos Ramos Lpez. Notas de Clase de Electrnica II. Universidad de El
Salvador, 2014.


Electrnica, 2da Edicin, Allan R. Hambley.

































Electrnica II Pgina 18

ANEXOS

Configuracin del JFET 2N4341.



Hoja tcnica:










Electrnica II Pgina 19

Configuracin del Amplificador Operacional LM741

























Electrnica II Pgina 20

Hoja tcnica: