Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
(2.1)
Onde k
p
e k
i
representam respetivamente os ganhos proporcional e integral do
controlador.
2.2.1.6. Mtodo Proporcional Ressonante (PR)
O mtodo de controlo PR tem vindo aumentar a sua popularidade na ltima dcada para
controlo de corrente em sistemas ligado rede [11]. Uma das caractersticas deste controlo
a sua elevada dinmica, graa ao elevado ganho em torno de uma frequncia, designada pela
frequncia de ressonncia. No caso dos sistemas de converso FV, uma forma para aumentar
a eficincia de resposta do inversor, adicionado uma malha de controlo da tenso CC. No
entanto, esta escolha vai originar problemas de estabilidade relacionada com o atraso
impostos por filtro da malha de controlo. Desta forma, para atenuar este problema aplicado
um integrador de segunda ordem. O controlador PR integrador duplo capaz de manter
elevado ganho alm da sua frequncia [12, 13].
A funo de transferncia do controlador PR :
(2.2)
Onde k
p
e k
i
representam respetivamente os ganhos proporcional, ressonante e w
o
a
frequncia de ressonncia.
2.2.1.7. Mtodo de Controlo Vetorial
Os mtodos vetoriais so muito utilizados para o controlo de corrente. Quando
comparados com os mtodos escalares apresentam um elevado desempenho, so capazes de
obter excelente preciso. Os mtodos de controlo escalares s so capazes de controlar a
magnitude e frequncia mas no a fase. Para alm disso, o controlo vetorial permite o
desacoplamento da componente ativa e reativa da corrente para controlar
independentemente a respetiva potncia ativa e reativa entregue rede. Por consequente,
contribui para uma excelente eficincia na transferncia de energia rede e diminui a
distoro VSI na fase da corrente. O objetivo deste controlo passa por manter o valor da
tenso CC constante e alimentar a rede com potncia ativa [14].
2.2.1.8. Mtodo de Controlo por histerese
Os controladores por histerese so bastante utilizados por serem simples, robustos e
possuir boa dinmica mas limitada pela frequncia de comutao. Geralmente so utilizados
para o controlo de corrente. As desvantagens desta estratgia no controlo dos inversores a
frequncia de comutao varivel devido a banda de histerese fixa, o que dificulta o projeto
do filtro de sada, tambm os harmnicos de baixo ordem que compromete a qualidade da
24
potncia so uma desvantagem. Contudo, foram surgindo novos mtodos para combater os
pontos negativos, no qual a comutao em frequncia constante recorrendo a modelao
PWM uma soluo capaz apresentar baixar perdas de comutao [15, 16]. Na figura 2.21
est representado uma ilustrao do controlo de corrente por histerese.
Figura 2.21- Representao do controlo de histerese
2.2.1.9. Mtodo de Sincronizao PLL
O mtodo de sincronizao PLL (Phase Locked Loop) bastante utilizado para ligar um
sistema de converso alternado rede eltrica. Atravs do reconhecimento de um evento
peridico, usado para sincronizao um evento externo.
No caso dos inversores VSI. a leitura da frequncia, angulo da fase e amplitude da rede
monofsica so importantes para gerar um sinal de referncia da corrente. O sistema PLL
deve ser robusto, porque muitas das vezes o valor real da tenso da rede surge com distoro
devido aos harmnicos. Alm disso, a utilizao do angulo da fase no controlo pode reduzir a
qualidade da potncia de sada. Portanto, caso o funcionamento no seja adequado, pode
degradar o controlo do inversor e at mesmo criar uma instabilidade no seu funcionamento. A
figura 2.22 apresenta o diagrama geral do funcionamento do mtodo PLL. Este mtodo
composto essencialmente por trs blocos, Deteo de fase (PD), filtro (LF) e oscilador
controlado por tenso (VCO). O bloco PD tem como objetivo gerar sua sada um sinal
proporcional da fase entre os dois sinais de entrada. O bloco LF contm caractersticas de
passa baixo por forma filtrar as componentes AC de alta frequncia gerados pelo sado do
bloco PD. Por ultimo, o bloco VCO gera sua sada um sinal AC no qual a frequncia varia em
funo da tenso de entrada [17].
Figura 2.22 - Diagrama de funcionamento do mtodo sincronizao PLL
25
Ser posteriormente apresentado detalhadamente neste documento o mtodo de
sincronizao PLL.
2.4.3. Semicondutores empregues nos conversores CC/CA
Os inversores so constitudos por semicondutores de potncia que operam como
interruptores. Os semicondutores permitem ser controlados no instante em que entram em
conduo como em bloqueio por ao de um sinal de comando eltrico aplicado gate
destes. Atualmente existem disponveis no mercado semicondutores de potncia para
diferentes gamas de operaes, nomeadamente para a potncia e frequncia de comutao
no qual so fatores de dimensionamento no projeto do inversor. Os semicondutores de
potncia utilizados nos conversores CC/CA podem ser: MOSFETs de potncia (Power Metal
Oxide Semiconductor Field Effect Transistors), os IGBTs (Inslated Gate Bipolar Transistors),
IGCTs (Inslated Gate Commuted Thyristors) e os GTOs (Gate Turn-Off Thyristors) [7].
2.4.4. Estratgias de Comutao Bsica
As estratgias de comutao utilizadas para controlar a tenso de sada dos inversores
VCIs apresentado na figura 2.17 podem ser divididas em trs tipos:
2.4.4.1. Inversores com Modulao da Largura de Pulsos (Pulse-
Width-Modulation)
A magnitude da tenso de entrada CC para estes inversores essencialmente constante e
o inversor dever controlar a magnitude e a frequncia da tenso de sada CA. Ainda nesta
estratgia, existe diferentes mtodos de modulao PWM, tais como: PWM unipolar, PWM
bipolar e PWM hibrido [18]. Tanto o PWM unipolar como hibrido, s so aplicados nos
inversores em ponte completa (Figura 2.23). Estes mtodos apresentam um controlo mais
complexo em relao ao PWM bipolar mas em contrapartida apresentam um maior rigor na
forma de onda da tenso de sada do inversor. PWM hibrido possui as mesmas perdas de
comutao que o unipolar e aproximadamente metade do bipolar e capaz conter baixo
nveis de harmnicos [7, 18].
2.4.4.2. Inversores com Onda Quadrada (Square-wave)
Para este tipo de inversores, a tenso de entrada CC controlada com o propsito de
controlar a magnitude da tenso de sada CA. Esta estratgia passa por controlar unicamente
a frequncia da tenso de sada o que no muito favorvel para os inversores dos sistemas
FV [7].
2.4.4.3. Inversores Monofsicos com Tenso Nula (Voltage
Cancellation)
Estes inversores possibilitam o controlo da magnitude da tenso e a frequncia na sada
do inversor mesmo que a tenso CC entrada do inversor seja constante e no possui a
tcnica de modulao PWM. Nesse caso, a forma de onda da tenso de sada como no
26
inversor de onda quadrada. Estes inversores combinam as caractersticas dos dois anteriores
inversores [7].
Analisando a figura 2.23 a), verifica-se que a comutao para cada semicondutor dos
braos do inversor so forados a conduzir vrias vezes por cada ciclo (360) do perodo da
tenso de sada CA, enquanto que a segunda e terceira estratgia (figura 2.23 b)) apenas
conduzem uma vez em cada ciclo (360). Desta forma, conclui-se que a segunda e terceira
estratgia de comutao para os semicondutores VSI so sujeitos a um menor desgaste
(stress) comparativamente com a primeira estratgia. Contudo, estas estratgias gerarem
um maior nvel de harmnico para baixas frequncias, no qual a segunda estratgia no
capaz de controlar a magnitude da tenso de sada e a terceira estratgia s pode ser
aplicada nos inversores monofsicos e no nos trifsicos [7, 18].
Figura 2.23 - Formas da tenso de sada do VSI: a) PWM, b) Onda quadrada e c) Tenso
nula[7].
2.4.5. Topologias Existente
A topologia representada na figura 2.24 baseada num andar de converso no isolado
com a topologia do inversor em ponte completa (Full-Bridge). Esta topologia apresenta trs
nveis de tenso na sada, a existncia de quatro transstores de potncia implica um controlo
complexo para a comutao em alta frequncia e as perdas de comutao so considerveis,
contudo existe estratgias de comutao para atenuar tais perdas. Esta topologia requere que
a tenso aos terminais de entrada do inversor seja suficientemente alta (400V a 500V) para
que seja possvel obter sada deste o valor eficaz da rede (230Vac) [6].
27
Figura 2.24 - Topologia de um andar converso em ponte completa
Uma topologia mais recente (patenteada em 2005) est representada na figura 2.20,
topologia H5 [19]. Esta tem como base a topologia em ponte completa, no qual possui mais
um semicondutor de potncia, no possui isolamento galvnico entre a fonte FV e a rede
eltrica, e apresenta trs nveis de tenso de sada. Uma das principais caractersticas desta
topologia o fato dos transstores T5, T2 e T4 comutarem em alta frequncia e os
transstores T1 e T3 frequncia da rede. Atravs do transstor T5, esta topologia oferece
duas funcionalidades principais quando comparado com a topologia ponte completa. A
primeira a capacidade de prevenir a potncia reativa que permuta entre a indutncia L
r
e o
condensador C
FV
durante o estado nulo da tenso, a segunda funo a possibilidade de isolar
a fonte FV com a rede no perodo nulo da tenso. Por consequente, esta topologia permite
aumentar a eficincia acima dos 98% do inversor e elimina a alta frequncia da tenso
parasite como tambm atenua a interferncia eletromagntica (EMI) [19, 20].
Figura 2.25 Topologia H5.
Outra topologia bastante empregue nos sistemas FV representada na figura 2.26, Sunny
Boy 500TL [6]. A topologia composta por dois andares de converso no isolado com a
topologia do inversor em meia ponte seguido dos conversores CC/CC do tipo boost em
paralelo.
O inversor nesta topologia possui dois nveis de tenso de sada, e apresenta baixas perdas
de comutao, a dificuldade de equilibrar a carga nos condensadores uma preocupao.
Quando comparando com a topologia apresentada anteriormente, o controlo dos transstores
no inversor menos complexo e para uma mesma potncia e tenso de entrada aos terminais
do inversor, esta topologia tem o inconveniente dos transstores suportarem o dobro da
tenso [6].
Esta topologia partilha as caractersticas dos sistemas FV com a configurao do inversor
em mltiplas fileiras, apresentado na seco 2.3.3.
28
Figura 2.26 Topologia Sunny Boy 500TL.
A topologia apresentada na figura 2.27 composta por um andar de converso no isolado
e com a topologia do inversor multinvel. Este inversor apresenta trs nveis de tenso de
sada e podem estender o nmero de nveis para cinco, sete, nove ou mais, para isso
necessrio adicionado mais mdulos transstores e os dodos. Cada transstor tem mais um
dodo interligado para proteger o semicondutor de possveis sobretenses. Esta topologia
apresenta baixa interferncia eletromagntica, graas aos dodos adicionais que evitam a
interferncia eletromagnticos sobre os circuitos de comando dos transstores. Relativamente
s duas topologias j apresentadas, esta bastante favorvel para os sistemas FV quando os
painis FV geram diferentes nveis de tenso. Para alm disso, estes inversores so capazes
de gerarem com mais rigor a forma de onda sinusoidal para a tenso de sada com baixo
contedo harmnico. No entanto, o fato de possuir mais semicondutores, leva a maiores
perdas e a dificuldade de equilibrar os condensadores entrada do inversor so desvantagens
desta topologia [6].
Figura 2.27 Topologia de um andar de converso com inversor multinvel
29
A topologia apresentada na figura 2.28, composta por dois andares de converso isolado,
o primeiro andar inclui o conversor CC/CC do tipo flyback e no segundo andar tem o inversor
em ponte completa com trs nveis de tenso de sada [21].
Os condensadores usados nesta topologia servem para eliminar a ondulao da tenso
(ripple) em baixa e alta frequncia. Esta topologia utiliza o flyback para elevar a o nvel da
tenso do painel FV como tambm tem a vantagem de isolar a fonte da tenso com a rede
graas ao transformador de alta frequncia. Contudo esta topologia apresenta mais perdas
relativamente s topologias anteriores. Os harmnicos totais presentes na tenso de sada do
inversor podem ser atenuados com a colocao de um filtro sada deste [6, 21].
Figura 2.28 - Topologia isolada com Flyback e inversor em ponte completa
A topologia representada na figura 2.29, Karschny. Os semicondutores S1, S2 operam em
alta frequncia, enquanto que os semicondutores S3 e S4 comutam frequncia da rede. A
estrutura deste conversor consiste na capacidade de operar como um book ou boost com o
auxlio de dois semicondutores de comutao para definir a polaridade da tenso de sada.
Uma das caractersticas desta topologia a eliminao de qualquer tenso oscilatria. A
desvantagem desta topologia reside no seu elevado custo e tamanho, devido a necessidade de
armazenar energia nas indutncias [22].
Figura 2.29 Topologia Karschny.
2.5. Concluso
30
Neste captulo foi apresentado vrias configuraes dos sistemas fotovoltaicos para
diversas aplicaes. Foi tambm relembrado quais os elementos associados em toda a cadeia
de converso da energia fotovoltaica e verificou-se que existe vrios fatores que caracterizam
o sistema FV. Foram tambm apresentados e comparados vrias topologias de inversores VSI,
como tambm diversas tcnicas de controlo no qual foi possvel perceber as suas diferenas
como tambm foi importante para se poder escolher a melhor soluo. Conclui-se que a
escolha da topologia, bem como a sua estratgia de controlo fulcral para cumprir os
requisitos normativos para os sistemas FV ligados rede eltrica.
31
Captulo 3
Esta seco caracteriza o problema a tratar no mbito da dissertao como tambm d a
conhecer qual o objetivo pretendido.
3.1. Objetivos do Trabalho
Pretende-se nesta dissertao desenvolver o projeto e simulao de um conversor CC/CA,
denominado por microinversor, de baixa potncia para um painel fotovoltaico. O projeto
incide sob o controlo do microinveror para incorporar num sistema de converso de energia
solar fotovoltaica para injetar corrente rede eltrica monofsica. Este sistema composto
por dois andares e posteriormente ser desenvolvido o prottipo do microinversor por forma
analisar os resultados experimentais.
Deseja-se que o microinversor converta a energia eltrica proveniente do conversor
CC/CC includo no sistema.
3.2. Proposta de trabalho (caracterizao detalhada do
sistema)
A proposta incide no desenvolvimento de um conversor CC/CA, denominado por
microinversor com a topologia Full-Bridge (ponte completa), no qual ser incorporada num
sistema de converso de dois andares, isolado, com o transformador de alta frequncia
colocado entre o conversor CC/CC e o microinversor. Pretende-se que no final seja ligado
rede eltrica recorrendo a mtodos apropriados para tal, nomeadamente o mtodo de
sincronizao com a rede eltrica (PLL).
Esta pgina surge no mbito da unidade curricular Dissertao do Mestrado Integrado em
Engenharia Eletrotcnica e de Computadores no qual tem como objetivo disponibilizar a
informao e documentao para permitir o acompanhamento da evoluo deste projeto,
intitulado por "MicroInversor para Painel Fotovoltaico".
Esta dissertao est a ser desenvolvida pelo aluno Sandro Filipe Martins do Vale com a
orientao do Prof. Dr. Antnio Pina Martins na Faculdade de Engenharia da Universidade do
Porto.
32
Captulo 4
4.1. Plano de trabalho
As principais fases do plano de trabalho pretendidas para o desenvolvimento deste
trabalho est representada na figura 4.1.O Osciloscpio eletrnico ser uma das tecnologias a
utilizar tal como software de simulao PSIM e Matlab so as ferramentas mais utilizadas
para o desenvolvimento deste trabalho e estudo da topologia selecionada ao longo para
ajudar alcanar resultados esperados.
Figura 4. 1 - Diagrama de gantt do plano de trabalho
33
Referncias
[1] S. W. Ker Than. (2006, 12/01/2012). Astronomers Had it Wrong: Most Stars are Single.
Available: http://www.space.com/1995-astronomers-wrong-stars-single.html
[2] N. FRANDENRAICH, LYRA, F., . (1995, 20/01/2012). Energia Solar: Fundamentos e
Tecnologias de Converso Heliotrmica e Fotovoltaica.
[3] A. C. Ana Marques (chefia), Carlos Martins, Joo Santos e Rui Rato, "O futuro da
economia verde em Portuga," Dirio Econmico, 2011.
[4] A. Khaligh and O. C. Onar, Energy harvesting: solar, wind, and ocean energy
conversion systems: Taylor and Francis, 2009.
[5] M. R. Patel, Wind and solar power systems: design, analysis, and operation: Taylor &
Francis, 2006.
[6] S. B. Kjaer, J. K. Pedersen, and F. Blaabjerg, "A review of single-phase grid-connected
inverters for photovoltaic modules," Industry Applications, IEEE Transactions on, vol.
41, pp. 1292-1306, 2005.
[7] N. Mohan, T. M. Undeland, and W. P. Robbins, Power electronics: converters,
applications, and design: John Wiley & Sons, 2003.
[8] T. L. Skvarenina, The power electronics handbook: CRC Press, 2002.
[9] M. Calais, J. Myrzik, T. Spooner, and V. G. Agelidis, "Inverters for single-phase grid
connected photovoltaic systems-an overview," in Power Electronics Specialists
Conference, 2002. pesc 02. 2002 IEEE 33rd Annual, 2002, pp. 1995-2000.
[10] W. Bower, R. West, and A. Dickerson, "Innovative PV micro-inverter topology
eliminates electrolytic capacitors for longer lifetime," 2007, pp. 2038-2041.
[11] F. Blaabjerg, R. Teodorescu, M. Liserre, and A. V. Timbus, "Overview of Control and
Grid Synchronization for Distributed Power Generation Systems," Industrial
Electronics, IEEE Transactions on, vol. 53, pp. 1398-1409, 2006.
[12] R. T. Freade Blaabjerg, Zhe Chen, Marco Liserre, "Power Converter and Controlo f
Renewable Energy Systems," 2004.
[13] D. N. Zmood and D. G. Holmes, "Stationary frame current regulation of PWM inverters
with zero steady-state error," Power Electronics, IEEE Transactions on, vol. 18, pp.
814-822, 2003.
[14] S. Samerchur, S. Premrudeepreechacharn, Y. Kumsuwun, and K. Higuchi, "Power
control of single-phase voltage source inverter for grid-connected photovoltaic
systems," in Power Systems Conference and Exposition (PSCE), 2011 IEEE/PES, 2011,
pp. 1-6.
[15] G. H. Bode and D. G. Holmes, "Implementation of three level hysteresis current control
for a single phase voltage source inverter," in Power Electronics Specialists
Conference, 2000. PESC 00. 2000 IEEE 31st Annual, 2000, pp. 33-38 vol.1.
[16] F. Z. Sasan Zabihi, "An Adaptive Hysteresis Current Control Based on Unipolar PWM
for Active Power Filter."
[17] K. Youngjong, P. Kiwoo, L. Kyo-Beum, and F. Blaabjerg, "A new PLL system using
full order observer and PLL system modeling in a single phase grid-connected inverter,"
34
in Power Electronics and ECCE Asia (ICPE & ECCE), 2011 IEEE 8th International
Conference on, 2011, pp. 803-808.
[18] R. S. Lai and K. D. T. Ngo, "A PWM method for reduction of switching loss in a full-
bridge inverter," in Applied Power Electronics Conference and Exposition, 1994. APEC
'94. Conference Proceedings 1994., Ninth Annual, 1994, pp. 122-127 vol.1.
[19] R. Teodorescu, M. Liserre, and P. Rodrguez, Grid converters for photovoltaic and
wind power systems vol. 29: Wiley, 2011.
[20] F. Schimpf and L. E. Norum, "Grid connected converters for photovoltaic, state of the
art, ideas for improvement of transformerless inverters," 2008, pp. 9-11.
[21] D. C. Martins and R. Demonti, "Photovoltaic energy processing for utility connected
system," in Industrial Electronics Society, 2001. IECON '01. The 27th Annual
Conference of the IEEE, 2001, pp. 1292-1296 vol.2.
[22] S. V. Araujo, P. Zacharias, and R. Mallwitz, "Highly Efficient Single-Phase
Transformerless Inverters for Grid-Connected Photovoltaic Systems," Industrial
Electronics, IEEE Transactions on, vol. 57, pp. 3118-3128, 2010.