UNIVERSIDAD NACIONAL DE INGENIERA

FIEE-UNI | Laboratorio de Circuitos Analgicos

1
Universidad Nacional de Ingeniera
Facultad de Ingeniera Elctrica y Electrnica









LABORATORIO DE CIRCUITOS ANALOGICOS
IT144M

Informe Previo
EXPERIENCIA N4

AMPLIFICADOR CON TRANSISTOR FET

OBJETIVO:
Analizar la polarizacin de transistores unipolares y familiarizarse con los
cuidados al utilizar estos dispositivos, trazar las rectas de carga, curva
de transferencia y verificar la ganancia de tensin.

PROFESOR:
ING. ALBURQUEQUE GUERRERO

ALUMNOS:
MARCELINO ALARCON, JULIO GARY 20102041B
RAMIREZ LUDEA, MIGUEL 20102106G
ALANYA HUAMAN, ERIK 20112569J


AO 2014
UNIVERSIDAD NACIONAL DE INGENIERA
FIEE-UNI | Laboratorio de Circuitos Analgicos

2
1. Obtenga de los manuales, informacin sobre los dispositivos a
utilizar y presente los datos ms importantes.

TRANSISTOR JFET 2N5485 Y 2N5486

UNIVERSIDAD NACIONAL DE INGENIERA
FIEE-UNI | Laboratorio de Circuitos Analgicos

3
2. Resuelva tericamente el circuito propuesto, obteniendo la ganancia
en pequea seal, usando los parmetros respectivos.
TRANSISTOR FET
Los transistores ms conocidos son los llamados bipolares (NPN y PNP),
llamados as porque la conduccin tiene lugar gracias al desplazamiento de
portadores de dos polaridades (huecos positivos y electrones negativos), y son
de gran utilidad en gran nmero de aplicaciones pero tienen ciertos
inconvenientes, entre los que se encuentra su impedancia de entrada bastante
baja.
Existen unos dispositivos que eliminan este inconveniente en particular y que
pertenece a la familia de dispositivos en los que existe un solo tipo de portador
de cargas, y por tanto, son unipolares. Se llama transistor de efecto campo.
2) Explicacin de la combinacin de portadores.
Puesto que hay una tensin positiva entre el drenador y el surtidor, los
electrones fluirn desde el surtidor al drenador, aunque hay que notar que
tambin fluye una corriente despreciable entre el surtidor y la puerta, ya que el
diodo formado por la unin canal puerta, esta polarizado inversamente.
En el caso de un diodo polarizado en sentido inverso, donde inicialmente los
huecos fluyen hacia la terminal negativa de la batera y los electrones del
material N, fluyen hacia el terminal positivo de la misma.
Lo anteriormente dicho se puede aplicar al transistor FET, en donde, cuando se
aumenta VDS aumenta una regin con empobrecimiento de cargas libres





Cuando seleccionamos un transistor tendremos que conocer el tipo de
encapsulado, as como el esquema de identificacin de los terminales.
Tambin tendremos que conocer una serie de valores mximos de tensiones,
corrientes y potencias que no debemos sobrepasar para no destruir el
dispositivo. El parmetro de la potencia disipada por el transistor es
especialmente crtico con la temperatura, de modo que esta potencia decrece a
medida que aumenta el valor de la temperatura, siendo a veces necesaria la
instalacin de un radiador o aleta refrigeradora. Todos estos valores crticos los
proporcionan los fabricantes en las hojas de caractersticas de los distintos
dispositivos.
UNIVERSIDAD NACIONAL DE INGENIERA
FIEE-UNI | Laboratorio de Circuitos Analgicos

4
3) Explicacin de sus elementos o terminales.
Un transistor de efecto campo (FET) tpico est formado por una barrita de
material p n, llamada canal, rodeada en parte de su longitud por un collar del
otro tipo de material que forma con el canal una unin p-n.
En los extremos del canal se hacen sendas conexiones hmicas llamadas
respectivamente sumidero (d-drain) y fuente (s-source), ms una conexin
llamada puerta (g-gate) en el collar.



La figura muestra el croquis de un FET con canal N


Smbolos grficos para un FET de canal N


Smbolos grficos para un FET de canal P




UNIVERSIDAD NACIONAL DE INGENIERA
FIEE-UNI | Laboratorio de Circuitos Analgicos

5
Fundamento de transistores de efecto de campo:
Los transistores son tres zonas semiconductoras juntas dopadas
alternativamente con purezas donadoras o aceptadoras de electrones.
Modelo de transistor
FET canal n

Modelo de transistor
FET canal p


Las uniones Puerta-Drenador y la Surtidor-Puerta estn polarizadas en inversa
de tal forma que no existe otra corriente que la inversa de saturacin de la
unin PN.
La zona n (en el FET canal n) es pequea y la amplitud de la zona de deplexin
afecta a la longitud efectiva del canal. La longitud de la zona de deplexin y
depende de la tensin inversa (tensin de puerta).








UNIVERSIDAD NACIONAL DE INGENIERA
FIEE-UNI | Laboratorio de Circuitos Analgicos

6
Zonas de funcionamiento del transistor de efecto de campo (FET):
ZONA HMICA o LINEAL: En esta zona el transistor se comporta como
una resistencia variable dependiente del valor de VGS. Un parmetro
que aporta el fabricante es la resistencia que presenta el dispositivo para
VDS=0 (rds on), y distintos valores de VGS.
ZONA DE SATURACIN: En esta zona es donde el transistor amplifica
y se comporta como una fuente de corriente gobernada por VGS
ZONA DE CORTE: La intensidad de drenador es nula (ID=0).











A diferencia del transistor BJT, los terminales drenador y surtidor del FET
pueden intercambiar sus papeles sin que se altere apreciablemente la
caracterstica V-I (se trata de un dispositivo simtrico).

La operacin de un FET de CANAL P es complementaria a la de un FET de
CANAL N, lo que significa que todos los voltajes y corrientes son de sentido
contrario.





UNIVERSIDAD NACIONAL DE INGENIERA
FIEE-UNI | Laboratorio de Circuitos Analgicos

7
Entre las principales aplicaciones de este dispositivo podemos destacar:
APLICACIN PRINCIPAL VENTAJA USOS
Aislador o separador
(buffer)
Impedancia de entrada
alta y de salida baja
Uso general, equipo de medida,
receptores
Amplificador de RF Bajo ruido
Sintonizadores de FM, equipo
para comunicaciones
Mezclador
Baja distorsin de
intermodulacin
Receptores de FM y TV,equipos
para comunicaciones
Amplificador con
CAG
Facilidad para controlar
ganancia
Receptores, generadores de
seales
Amplificador
cascodo
Baja capacidad de
entrada
Instrumentos de medicin,
equipos de prueba
Troceador Ausencia de deriva
Amplificadores de cc, sistemas
de control de direccin
Resistor variable por
voltaje
Se controla por voltaje
Amplificadores operacionales,
rganos electrnicos, controlas
de tono
Amplificador de baja
frecuencia
Capacidad pequea de
acoplamiento
Audfonos para sordera,
transductores inductivos
Oscilador
Mnima variacin de
frecuencia
Generadores de frecuencia
patrn, receptores
Circuito MOS digital Pequeo tamao
Integracin en gran escala,
computadores, memorias
Siempre nos va a interesar estar en la regin de saturacin, para que la nica
variable que me controle la cantidad de corriente que pase por el drenador sea
la tensin de puerta.

Ecuacin de Shockley:

ID=IDSS(1-VGS/Vp)2

Dnde:
Vp es la tensin de puerta que produce el corte en el transistor FET.
IDSS es la corriente mxima del drenador que circula por el transistor, al
aumentar VDS, cuando la polarizacin de la puerta es VSG= 0 vol.

UNIVERSIDAD NACIONAL DE INGENIERA
FIEE-UNI | Laboratorio de Circuitos Analgicos

8
PARAMETROS DEL FET
La corriente de sumidero Id es funcin tanto de la tensin de sumidero Vds
como de la puerta Vgs. Como la unin est polarizada inversamente,
suponemos que la corriente de puerta es nula, con lo que podemos escribir:
Ig = 0 e Id = (Vds, Vgs)
En la zona de estriccin (saturacin) en que las caractersticas son casi rectas
(en el grfico, son horizontales, pero en realidad tienen una pendiente positiva)
podemos escribir la respuesta del transistor para pequeos incrementos de Vds
y Vgs en esta forma


El parmetro rd se llama resistencia diferencial del sumidero del FET, y es la
inversa de la pendiente de la curva. Que como en el grfico, dicha pendiente es
cero (en la realidad, como he dicho antes existe algo de pendiente), entonces
la red es infinita (muy grande).
El parmetro gm se le denomina conductancia mutua o transconductancia, y es
igual a la separacin vertical entre las caractersticas que corresponden a
diferencias de valor de Vgs de 1 voltio.

UNIVERSIDAD NACIONAL DE INGENIERA
FIEE-UNI | Laboratorio de Circuitos Analgicos

9
3. Resuelva tericamente el circuito propuesto, obteniendo la ganancia
en pequea seal, usando los parmetros respectivos y simule cada
uno de los circuitos.
Teniendo en cuenta la conexin del JFET, mida el punto de operacin,
tomando las tensiones de los terminales del transistor, respecto a tierra, y
las corrientes tomadas en forma indirecta (V/I). No tome entre terminales
del dispositivo, ni mida las resistencias internas con el multmetro, pues se
pueden exceder las corrientes permitidas en directa, conociendo que el
Gate trabaja en polarizada inversa.











Cto
Original Rs=1k Rs=5.6k
Rs=3.3K y
Rd=5.6K
Vd 5V 1.19V 6.8V 7.2k
Vg 6.6uV 2uV 8uV 8.8uV
Vs 1.6V 0.88V 1.7V 1.6V

Con el circuito original, aplique una seal sinusoidal de 20mV pico a una
frecuencia de 1KHz y determine la Ganancia de tensin midiendo la salida.
Vo=220mV
UNIVERSIDAD NACIONAL DE INGENIERA
FIEE-UNI | Laboratorio de Circuitos Analgicos

10

Aumente el nivel de Vi hasta observar una distorsin en la seal de salida
Vo. La deformacin no debe llegar a recortes de la seal, sino hasta que
aprecie una alinealidad, deformando las ondulaciones positivas y negativas
en distinta proporcin.

















Vomax =4Vg

Manteniendo Vi constante, vare la frecuencia del generador llenando la
tabla adjunta.
f(Hz) 50 100 200 500 1k 2k 5k 10k 20k 50k 100k 200k 2M
Vo(mV) 231 240 225 220 220 220 220 220 220 220 220 220 220

Retire el condensador Cs=22uF y determine la ganancia de tensin.

Vo/Vi = Av = 38.5/20m = 1.92