Sei sulla pagina 1di 37

1

LISTA DE FIGURAS

Figura 1

- Correntes e tensões nos dois estados

7

Figura 2 - Atrasos de propagação

8

Figura 3 - Margens de ruído

9

Figura 4 - Encapsulamentos de CIs

11

Figura 5 - Três formas de tratar entradas lógicas não

16

Figura 6 - Colocando entradas TTL em nível baixo

17

Figura 7 - Uma porta NAND TTL tri-state

18

Figura 8 - A enviando sinais para C e B está desativado

19

Figura 9 - Correntes quando uma saída TTL está acionando diversas entradas

20

Figura 10 - Símbolos esquemáticos para MOSFETs do tipo enriquecimento

23

Figura 11 - MOSFET canal N usado como chave: (a) símbolo; (b) modelo do circuito;

(c)

funcionamento do inversor N-MOS

23

Figura 12 - MOSFET canal P usado como chave: (a) símbolo; (b) modelo so circuito em estado desligado (OFF) e ligado (ON); (c) circuito inversor

24

Figura 13 - Inversor CMOS básico

25

Figura 14 - Porta NAND

26

Figura 15 - Porta NOR

27

Figura 16 - Spikes de corrente são drenados da fonte de alimentação Vdd cada vez que a saída comuta de nível baixo para alto. Isso ocorre principalmente devido à corrente de carga das capacitâncias de carga (C LOAD )

30

Figura 17 - Cada CMOS contrubi para a capacitância de carga total vista pela saída da

porta acionadora Figura 18 - Ciclo de vida das famílias

31

35

LISTA DE TABELAS

Tabela 1 - Encapsulamento de CIs Tabela 2 - Características típicas das séries Tabela 3 - Níveis de tensão (em volts) de entrada e saída com Vdd=Vcc= + 5 V Tabela 4 - Características das séries de baixa tensão

LISTA DE EQUAÇÕES

Equação 1 - fan-out (ALTO) Equação 2 - Equação 3 – Equação 4 – fan-out(ALTO)

12

15

29

34

20

21

21

21

2

SUMÁRIO

1 INTRODUÇÂO

5

2 TERMINOLOGIA DE CIS DIGITAIS

6

2.1 Parâmetros de corrente e tensão

6

2.2 Fan-out

7

2.3 Atrasos de propagação

7

2.4 Potência

8

2.5 Ruído

9

2.6 Encapsulamento de CIs

10

3 FAMÍLIA LÓGICA TTL

12

3.1 Especificações técnicas (data sheets) da TTL

13

3.2 Características da série TTL

13

3.3.1 TTL padrão, série 74

13

3.3.2 TTL Schottky, série 74s

13

3.3.3 TTL avançada, série 74SL (LS-TTL)

14

3.3.4 TTL Schottky avançada, série 74AS (AS-TTL)

14

3.3.5 TTL Schottky avançada de baixa potência, série 74ALS

14

3.3.6 TTL fast – 74F

14

3.4 Comparação das Características das séries TTL

14

3.5 Outras características TTL

15

3.5.1 Entradas desconectadas (flutuando)

15

3.5.2 Entradas não utilizadas

15

3.5.3 Entradas conectadas

16

3

3.5.4

Colocando Entradas TTL Em Nível Baixo

17

3.6 Tristate Para TTL

17

3.7 Acionamento de carga para TTL

19

3.8 Determinando o fan-out

20

4 A FAMÍLIA ECL

21

5 TECNOLOGIA MOS

22

5.1 O MOSFET

22

5.2 Configuração de um MOSFET com chave

23

5.3 Lógica Complementar MOS (CMOS)

24

5.4 Inversor CMOS

24

5.5 Porta NAND CMOS

25

5.6 Porta NOR CMOS

26

5.7 FLIP-FLOP SET-CLEAR CMOS

27

5.8 Características da série CMOS

27

5.8.1 Série 4000/14000

27

5.8.2 74HC/74HCT (high speed CMOS – CMOS de alta velocidade)

28

5.8.3 74AC/74ACT(CMOS avançado)

28

5.8.4 74HC/AHCT(advanced high-speed CMOS-CMOS avançada de alta velocidade)

28

5.8.5 Lógica BiCMOS de 5V

28

5.8.6 Tensão de alimentação

28

5.8.7 Níveis de tensão lógicos

29

5.8.8 Margens de ruído

29

5.8.9 Dissipação de potência

29

5.8.10 Fan-Out

30

5.8.11 Velocidade de comutação

31

5.8.12 Sensibilidade à eletricidade estática

32

5.8.13 Latch-up

32

4

5.9 Tecnologia de baixa tensão

33

6 INTERFACEAMENTO DE CIS

35

7 CONCLUSÃO

35

REFERÊNCIAS

37

5

1 INTRODUÇÂO

Os Circuitos integrados tornam os sistemas digitais mais confiáveis reduzindo o numero de conexões externas de um dispositivo para outro. Antes de existirem os CIs, cada conexão do circuito era um componente discreto (transistor, diodo, resistor, etc) para outro. Agora a maioria das conexões é interna aos CIs onde são protegidas de soldas ruins, interrupções ou curtos nas trilhas da placa e outro problemas físicos. Os CIs também reduziram drasticamente a potência elétrica necessária para realizar uma determinada função, já que seus circuitos de pequeno porte requerem menos potência que os equivalentes discretos. E já que consomem pouca potência também significa que os sistemas não necessitam de muita ventilação.

Certamente que existem algumas coisas que os CIs não podem fazer. Eles não suportam correntes ou tensões muito grandes, pois o calor gerado em espaços tão pequenos causaria um aumento de temperatura acima dos limites aceitáveis. Por esses motivos que os CIs são usados principalmente em circuitos de baixa potência, que é basicamente o processamento de informações.

Com o crescimento da utilização de CIs surgiu a necessidade de conhecer as características elétricas e de tempo das famílias lógicas dos CIs mais comuns. Neste trabalho serão apresentadas as características mais importantes de cada família, sendo elas: TTL, PMOS, NMOS, CMOS e ECL.

6

2 TERMINOLOGIA DE CIs DIGITAIS

Atualmente existem no mercado muitos fabricantes de CIs digitais, por isso é necessário que exista uma padronização da nomenclatura dos mesmos. Os termos mais importantes serão discutidos a seguir.

2.1 Parâmetros de corrente e tensão

VIH (mínimo) – Tensão de Entrada Correspondente ao Nível Lógico Alto. É o nível de tensão necessário a representar o nível lógico 1 na entrada de um circuito digital. Qualquer tensão abaixo deste nível não será considerada nível lógico ALTO por um circuito digital.

VIL (máximo) - Tensão de Entrada Correspondente ao Nível Lógico Baixo. É o nível de tensão necessário a representar o nível lógico 0 na entrada de um circuito digital. Qualquer tensão acima deste nível não será considerada nível lógico BAIXO por um circuito digital.

VOH (mínimo) - Tensão de Saída Correspondente ao Nível Lógico Alto. É o nível de tensão necessário a representar o nível lógico 1 na saída de um circuito digital. Tal parâmetro normalmente é especificado por seu valor

mínimo.2

VOL (máximo) - Tensão de Saída Correspondente ao Nível Lógico Baixo. É o nível de tensão necessário a representar o nível lógico 0 na saída de um circuito digital. Tal parâmetro normalmente é especificado por seu valor máximo.

IIH (mínimo) – Corrente de Entrada Correspondente ao Nível Lógico Alto. Valor da corrente que circula na entrada de um circuito digital, quando um nível lógico alto é aplicado em tal entrada.

IIL (máximo) – Corrente de Entrada Correspondente ao Nível Lógico Baixo. Valor da corrente que circula na entrada de um circuito digital, quando um nível lógico baixo é aplicado em tal entrada.

IOH (mínimo) – Corrente de Saída Correspondente ao Nível Lógico Alto. Valor da corrente que circula na saída de um circuito digital, quando um nível lógico

7

alto é gerado em tal circuito, respeitadas as limitações para carregamento da saída.

IOL (máximo) – Corrente de Saída Correspondente ao Nível Lógico Baixo. Valor da corrente que circula na saída de um circuito digital, quando um nível lógico baixo é gerado em tal circuito, respeitadas as limitações para carregamento da saída.

respeitadas as limitações para carregamento da saída. Figura 1 - Correntes e tensões nos dois estados

Figura 1 - Correntes e tensões nos dois estados lógicos.

2.2 Fan-out

Geralmente é necessário que uma saída de um circuito lógico acione várias entradas de outros CIs. Muitas vezes todos os CIs pertencentes a um sistema digital são oriundos de uma mesma família logica, porém muitos sistemas usam diversas famílias. O termo fan-out (também conhecido por fator de acionamento de carga) é o número máximo de entradas que uma saída pode acionar com segurança. Por exemplo, uma porta lógica com fan-out igual a 10 pode acionar somente 10 entradas, se o número de entradas for maior, não pode-se garantir o funcionamento desejado do circuito.

2.3 Atrasos de propagação

Os sinais lógicos sofrem atrasos quando passam por um circuito. Abaixo serão definidos os dois tempos de atrasos de propagação.

Tplh: É o tempo de atraso do estado lógico 0 para o estado 1( LOW para HIGH).

Tphl: É o tempo de atraso do estado lógico 1 para o estado 0( HIGH para LOW).

8

Abaixo temos uma figura que apresenta esse atraso de propagação para um INVERSOR.

que apresenta esse atraso de propagação para um INVERSOR. Figura 2 - Atrasos de propagação. Podemos

Figura 2 - Atrasos de propagação.

Podemos observar que TPHL é o atraso na saída quando o sinal vai de alto, para baixo e é medido entre os pontos que representam 50% nas transições de entrada e saída. O TPHL e o TPLH não tem o mesmo valor, pois variam dependendo de sua carga capacitiva. Esses valores dos tempos de propagação são usados como uma medida de velocidade dos circuitos lógicos.

2.4 Potência

Um circuito integrado precisa de certa quantidade de potência para funcionar com seus devidos parâmetros. A potência necessária é fornecida por uma ou mais tensões que são conectadas aos pinos de Vcc no caso da família TTL, e no Vdd para a MOS.

A potência real que um CI consome é determinada pela corrente que ele consome da fonte de alimentação, sendo assim a potencia real é o produto de (Icc x Vcc) ou (Idd x Vdd). Mas para muitos CIs, a corrente consumida da fonte varia dependendo dos estados lógicos dos circuitos no chip.

9

Quando o assunto são CIs, se fala muito em suas características de potência e velocidade. Em projetos de CIs sempre é desejável obter pequenos atrasos de propagação (alta velocidade) e baixos valores para dissipação de potência. A forma utilizada para medir e avaliar a performance de uma família de CIs é o produto velocidade – potência, que é obtido multiplicando-se o atraso de propagação pela dissipação de potencia da mesma. Aqui temos um exemplo: uma família de CIs tem um atraso de propagação médio de 10ns e uma dissipação média de potência de 5mW. O produto velocidade – potência é 10ns x 5mW = 50 x 10 -12 watt-segundo = 50 picojoules (pJ).

2.5 Ruído

Em circuitos lógicos existem campos elétricos e magnéticos que podem induzir tensões nos fios de conexão. Estes sinais indesejáveis são chamados ruídos e podem fazer com que a tensão se altere nas saídas e entradas lógicas. A imunidade ao ruído refere-se a um circuito lógico que tenha a capacidade de tolerar essas alterações, sem repassar o problema para a sequência do circuito. Uma medida muito utilizada da imunidade ao ruído é a utilização da margem de ruído. A margem de ruído é apresentada na figura abaixo.

ruído. A margem de ruído é apresentada na figura abaixo. Figura 3 - Margens de ruído.

Figura 3 - Margens de ruído.

O diagrama (a) mostra a saída em que qualquer tensão maior que Voh(min) é considerada um nível 1, e qualquer tensão menor que Vol(max) é considerada nível logico 0. Para a entrada (b), qualquer tensão maior que Vih(min) sera representada por nível 1, e para tensões menores do que

10

VIL(max) o nível lógico é 0. Os níveis de tensão inválidos não deveriam aparecer em condições normais, pois para operar adequadamente os níveis de tensão devem ser mantidos fora da faixa indeterminada.

2.6 Encapsulamento de CIs

Os avanços no desenvolvimento de circuitos integrados continuam cada vez mais velozes, e consequentemente para o encapsulamento desses CIs também. Existem diversos tipos de encapsulamento, que são diferentes em suas características físicas. A figura abaixo mostra alguns encapsulamentos. Na figura (a) é mostrado o DIP (dual-in-line-package), onde seus pinos estão dispostos nos dois maiores lados no retângulo. Pode-se observar o chanfro em um dos lados, que serve para localizar o pino 1, e o espaçamento entre os pinos é de 100 mils. Quase todos os circuitos deixaram de usar o encapsulamento DIP.

Os métodos mais atuais de montagem de circuitos utilizam um método chamado montagem na superfície, que coloca os CIs sobre contatos elétricos na placa com uma pasta de solda, então a placa é aquecida e ocorre a soldagem de todos os pinos, com essa tecnologia foi possível diminuir o espaçamento dos pinos. Os pinos dispostos no encapsulamento são dobrados pra ocorrer o contato na placa, isso fez com que ficassem conhecidos por “asa de gaivota”. Um exemplo é a figura (b) que nos mostra o encapsulamento SOIC (small-outline-integrated-circuit).

Com a necessidade de cada vez mais conexões em pouco espaço, surgiu o encapsulamento PLCC mostrado na figura (c) que tem pinos nos quatro lados do chip. O PLCC tem os pinos no formato da letra J, que se curvam sobre o CI. Esses dispositivos podem ser montados diretamente na placa de circuito impresso ou podem ser colocados em soquetes especiais para PLCC, no caso de circuitos que necessitam ser substituídos a cada um determinado tempo para manutenção ou atualização. Os encapsulamentos QFP e TQFP possuem pinos do modo “asas de gaivota” nos quatro lados no chip, como mostrado na figura (d). O encapsulamento BGA (ball grid array), é usado para montagem em superfície que fornece uma densidade ainda maior. O PGA (pin grid array) é semelhante ao BGA, mas esse pode ser introduzido

11

em soquetes, caso necessite de uma remoção para reparos ou atualização. O encapsulamento LGA (land grid array) é o mesmo BGA, mas sem as bolas de solda fixadas.

Porém com a necessidade de criar equipamentos cada vez mais compactos tais como câmeras digitais, telefones celulares, computadores portáteis, sistemas de áudio e outros dispositivos, começaram a ser criados circuitos lógicos em encapsulamentos muito pequenos. Existem portas logicas disponíveis em encapsulamentos para montagem em superfície contendo uma, duas ou três portas (1G, 2G, 3G, respectivamente). Esses dispositivos normalmente tem apenas 5 ou 6 pinos( Vcc, GND, 2 ou 3 entradas e uma saída) e podem ocupar espaços tão pequenos como de uma letra nesta pagina.

espaços tão pequenos como de uma letra nesta pagina. Figura 4 - Encapsulamentos de CIs. A

Figura 4 - Encapsulamentos de CIs.

A tabela abaixo fornece a definição de cada sigla, com as respectivas dimensões.

12

Tabela 1 - Encapsulamento de CIs.

12 Tabela 1 - Encapsulamento de CIs. 3 FAMÍLIA LÓGICA TTL Os circuitos lógicos digitais são

3 FAMÍLIA LÓGICA TTL

Os circuitos lógicos digitais são parte integrante de uma grande quantidade de projetos. Estes circuitos se baseiam totalmente em duas grandes famílias de circuitos integrados que são compatíveis entre si. Estas famílias possuem os blocos básicos para a realização da maioria dos projetos o que facilita bastante sua utilização prática.

Transistor-Transistor Logic (TTL) é uma designação para circuitos digitais que trabalham em 5v e utilizam transistores bipolares em sua construção. Essa mesma família é derivada de uma mais antiga: DTL, Lógica Transistor Diodo.

A família TTL foi originalmente desenvolvida pela Texas Instruments, mas hoje muitos fabricantes de semicondutores produzem seus principais circuitos.

Esta família é principalmente reconhecida pelo fato de ter duas séries que começam pelos números 54 para os componentes de uso militar e 74 para os componentes de uso comercial. A série 54XX pode trabalhar em uma faixa de temperatura que vai de -55ºC a 125ºC. Já a serie 74XX trabalha em uma faixa de, 0ºC a 70ºC.

13

3.1 Especificações técnicas (data sheets) da TTL

Podemos encontrar todas as informações a respeito de qualquer CI consultando as especificações técnicas, editadas pelo fabricante, para determinada família de CIs. Estas especificações normalmente são encontradas em manuais e pagina da internet do fabricante. Nessas informações contém as condições de operação recomendadas, características elétricas, características de comutação entre outras.

3.2 Características da série TTL

A série TTL padrão 74 tem originado varias outras. Todas oferecem uma

ampla variedade de portas e flip-flops em pequena escala de integração (SSI) e contadores, registradores, multiplexadores, decodificadores, codificadores e

funções lógicas em média escala de integração (MSI). As séries TTL discutidas

a seguir, frequentemente denominadas ‘subfamílias’, oferecem uma ampla faixa de capacidades de velocidade e potência.

3.3.1 TTL padrão, série 74

Estes dispositivos ainda estão disponíveis, mas na maioria dos casos não são mais uma escolha razoável para novos projetos, visto que outros dispositivos tem desempenho melhor a um custo menor.

3.3.2 TTL Schottky, série 74s

A série 7400 opera usando comutação saturada na quais muitos de seus

transistores, quando estão em condução, estarão saturados. Essa operação

provoca atraso de tempo de armazenamento, ts, quando os transistores comutam do estado de condução (ON) para o estado de corte (OFF), e isso limita a velocidade do chaveamento do circuito.

A série 74s reduz esse atraso de tempo de armazenamento ao impedir

que o transistor fique intensamente saturado. Isso é conseguido usando-se um

diodo de barreira Schottky tem tensão direta de apenas 0,25V. Assim, quando

a junção coletor-base se tornar diretamente polarizada no principio da

saturação, o diodo Schottky conduzira e desviará da base parte da corrente.

Isso reduz o excesso de corrente na base e diminui o tempo de atraso de armazenamento no desligamento do transistor.

14

3.3.3 TTL avançada, série 74SL (LS-TTL)

Essa série é uma versão de menor potencia e menor velocidade que a série 74s. Ela usa o transistor Schottky, porem com resistores de maior valor que a série 74s. Os resistores de maior valor reduzem a potência requerida pelo circuito e provocam aumento nos tempos de chaveamento. Uma porta NAND na série 74LS tem atraso de propagação médio típico de 9,5 ns e dissipação média de 2mw.

3.3.4 TTL Schottky avançada, série 74AS (AS-TTL)

Inovações no projeto de circuitos integrados levaram ao desenvolvimento de duas series TTL: Schottky avançada (74AS) e Schottky avançada de baixa potencia (74ALS). A série 74AS fornece uma considerável melhoria na velocidade em relação à série 74S, com requisitos de potencia bem menores. Ela é a série TTL mais rápida, e seu produto velocidade- potência são significativamente mais baixo que o 74s. A 74AS tem outras melhorias, incluindo valores menores para correntes de entrada (I IL, I IH ), o que resulta em um fan-out maior que nas séries 74S.

3.3.5 TTL Schottky avançada de baixa potência, série 74ALS

Essa série oferece uma melhoria sobre a 74ALS tanto na velocidade quanto na dissipação de potência. Essa série tem o produto velocidade- potencia mais baixo e a menor dissipação de potencia de todas as séries TTL.

3.3.6 TTL fast – 74F

Essa série TTL utiliza uma técnica para fabricação de circuitos integrados que reduz as capacitâncias entre os dispositivos internos para alcançar atrasos de propagação reduzidos. Uma porta NAND típica tem atraso de propagação médio de 3 ns e consumo de 6 mW. Os CIs nessa série são designados com F no numero, Por exemplo, o 74F04 é um chip com seis inversores.

3.4 Comparação das Características das séries TTL

A tabela a seguir apresenta os valores típicos para algumas das mais importantes características de cada série TTL. Todos os dados de desempenho, exceto para taxa de clock máxima, são para uma porta NAND de

15

cada série. A taxa de clock máxima é especificada como a frequência máxima a ser usada para comutar um flip-flop J-K. Isso da uma medida útil da faixa de frequência na qual cada serie de CIs pode ser operada.

Tabela 2 - Características típicas das séries TTL.

Índices de desempenho

74

74S

74LS

74AS

74ALS

74F

Atraso de propagação (ns)

9

3

9,5

1,7

4

3

Dissipação de potencia (mW)

10

20

2

8

1,2

6

Taxa de clock máxima (MHz)

35

125

45

200

70

100

Fan-out (mesma série)

10

20

20

40

20

33

Parametros de tensão

           

V OH (min) (V)

2,4

2,7

2,7

2,5

2,5

2,5

V OL (max) (V)

0,4

0,5

0,5

0,5

0,5

0,5

V IH (min) (V)

2,0

2,0

2,0

2,0

2,0

2,0

V IL (max) (V)

0,8

0,8

0,8

0,8

0,8

0,8

3.5 Outras características TTL

Para utilizar corretamente os circuitos integrados TTL, saber testa-los e poder projetar sistemas digitais com eles corretamente é importante conhecer algumas de suas características. E são elas:

3.5.1 Entradas desconectadas (flutuando)

Qualquer entrada para um circuito TTL que é deixada desconectada (aberta) atua exatamente com o nível lógico 1 a essa entrada. Quando uma entrada esta desconectada diz-se que esta flutuando;

3.5.2 Entradas não utilizadas

Frequentemente, nem todas as entradas de um CI TTL são usadas em determinada aplicação. Um exemplo comum é quando nem todas as entradas de uma porta lógica são necessárias para a função lógica requisitada.

Na figura (a), a entrada não utilizada esta desconectada, o que significa que atua com nível logico 1. A saída da porta NAND é, portanto,

com nível logico 1. A saída da porta NAND é, portanto, , que é o resultado

, que é o resultado desejado. Embora a lógica esteja correta, não é desejável deixar uma entrada desconectada, pois ela atua

16

como antena e pode captar sinais irradiados capazes de causar o funcionamento inadequado da porta. A melhor técnica é mostrada na figura (b). Nesse caso, a entrada não utilizada é conectada a +5V por um resistor de 1KOhm, de modo que o nível lógico 1. O resistor de 1KΩ serve simplesmente para proteção de corrente das junções base-emissor das entradas da porta, no caso de spikes na fonte de alimentação. Essa mesma técnica pode ser usada para porta AND, já que 1 em uma entrada não utilizada não afetara a saída. Até trinta entradas não utilizadas podem compartilhar o mesmo resistor de 1KΩ ligado a V CC .

Uma terceira possibilidade é mostrada na figura (c), em que a entrada não utilizada é ligada a uma utilizada. Isso é satisfatório, contato que o circuito acionador da entrada B não tenha o fan-out excedido. Essa técnica pode ser usada para qualquer tipo de porta. Para portas OR e NOR, as entradas não utilizadas não podem ficar desconectadas nem ligadas +5V, visto que isso produzira um nível lógico constante na saída (1 para OR, 0 para NOR), independentemente das outras entradas. Em vez disso, para essas portas, as entradas não utilizadas devem ser conectadas a GND (0 V) para nível 0 ou devem ser ligadas a entradas, como na figura (c).

0 ou devem ser ligadas a entradas, como na figura (c). Figura 5 - Três formas

Figura 5 - Três formas de tratar entradas lógicas não utilizadas.

3.5.3 Entradas conectadas

Quando duas (ou mais) entradas TTL na mesma porta são conectadas pra formar uma entrada comum, como na figura (c), geralmente essa entrada comum representara uma carga que é a soma das correntes de carga de entrada individual. A única exceção é para portas NAND e AND. Para elas a

17

carga de entrada em estado Baixo é a mesma de uma única entrada, não importando quantas entradas são conectadas.

3.5.4 Colocando Entradas TTL Em Nível Baixo

Ocasionalmente, surgem situações nas quais uma entrada TTL deve ser mantida normalmente em BAIXO, e então deve ir para ALTO pela atuação de uma chave mecânica. Isto é ilustrado na figura abaixo.

Este MONO é disparado por uma transição positiva que ocorre quando a chave é momentaneamente fechada. O Resistor R serve para manter a entrada T em BAIXO enquanto a chave permanece aberta.

a entrada T em BAIXO enquanto a chave permanece aberta. Figura 6 - Colocando entradas TTL

Figura 6 - Colocando entradas TTL em nível baixo.

3.6 Tristate Para TTL

Tristate significa terceiro estado e é uma configuração que pode ser encontrada em alguns circuitos integrados TTL, principalmente usados em informática. Na figura 20 temos um circuito típico de uma porta NAND Tristate que vai servir com exemplo. Podem existir aplicações em que duas portas tenham suas saídas ligadas num mesmo circuito, figura 21.

Uma porta esta associada a um primeiro circuito e a outra porta a um segundo circuito. Quando um circuito envia seus sinais para a porta, o outro deve ficar em espera.

Ora, se o circuito que esta em espera ficar no nível 0 ou no nível 1, estes níveis serão interpretados pela porta seguinte como informação e isso não

18

deve ocorrer. O que deve ocorrer é que quando uma porta estiver enviando seus sinais, a outra porta deve estar numa situação em que na sua saída não tenhamos nem 0 e nem 1, ou seja, ela deve ficar num estado de circuito desligado, circuito aberto ou terceiro estado. Isso é conseguido através de uma entrada de controle denominada “habilitação” em inglês “enable” abreviado por EN. Assim, quando EN esta no nível 0, no circuito da figura 20, o transistor não conduz e nada acontece no circuito que funciona normalmente. No entanto se EM for levada ao nível 1, o transistor satura, levando ao corte, ou seja, os dois passam a se comportar como circuitos abertos, independentemente dos sinais e entrada. Na saída Y teremos então um estado de alta impedância.

Podemos

concluir

que

possíveis em sua saída:

a

função

Tristate

apresenta

três

estados

Nível logico 0, Nível logico 1 e alta impedância.

apresenta três estados Nível logico 0, Nível logico 1 e alta impedância. Figura 7 - Uma
Figura 7 - Uma porta NAND TTL tri-state.
Figura 7 - Uma porta NAND TTL tri-state.

19

19 Figura 8 - A enviando sinais para C e B está desativado. 3.7 Acionamento de

Figura 8 - A enviando sinais para C e B está desativado.

3.7 Acionamento de carga para TTL

A figura abaixo (a) mostra uma saída TTL padrão no estado baixo conectada para acionar diversas entradas TTL padrão. O transistor Q4 conduz (ON) e absorve uma quantidade de corrente IOL, que é a soma das correntes IIL de cada entrada. Em seu estado ON, a resistência de coletor para emissor de Q4 é muito pequena, e, portanto a corrente IOL produzirá uma queda de tensão em VOL. Esta tensão não deve ultrapassar o limite VOL (max) do CI. Isto limita o valor máximo de IOL e o numero de cargas que podem ser acionadas.

Existe uma situação parecida que ocorre no estado ALTO que está ilustrado na figura (b), onde Q3 está atuando como um seguidor de emissor que está fornecendo uma corrente total IOH que é a soma das correntes IIH das diferentes entradas TTL. Se as cargas a mais estiverem sendo acionadas, esta corrente IOH se tornará suficientemente grande para causar quedas de tensão em R2, na junção base-emissor de Q3, em D1, de modo a levar VOH abaixo de VOH (min). Isto também é indesejável, já que reduz a margem de ruído no estado ALTO e poderia até deixar VOH na faixa indeterminada. Resumindo a saída TTL tem um limite, IOL (max), da quantidade de corrente que pode absorver no estado baixo. E também tem um limite, IOH(max), da quantidade de corrente que pode fornecer no estado ALTO. Esses limites de

20

corrente de saída não devem ser excedidos se os níveis de tensão de saída precisarem ficar dentro das faixas especificadas acima.

Figura 9 - Correntes quando uma saída TTL está acionando diversas entradas. 3.8 Determinando o
Figura 9 - Correntes quando uma saída TTL está acionando diversas entradas.
3.8 Determinando o fan-out
O modo de descobrir quantas entradas diferentes a saída de um CI pode
acionar, é determinar o fan-out, para isso é necessário saber a capacidade de
corrente da saída [isto é, IOL(max) e IOH(max)] e os requisitos de corrente de
cada entrada (isto é, IIL e IIH). Estas informações sempre poderão ser
encontradas de algum modo na folha de características do fabricante do
circuito integrado. Abaixo seguem exemplos de como determinar o fan-out:
Equação 1 - fan-out (ALTO).

21

Equação 2 - fan-out(BAIXO).

Equação 3 – fan-out(BAIXO). Equação 4 – fan-out(ALTO).
Equação 3 – fan-out(BAIXO).
Equação 4 – fan-out(ALTO).

Para esses dois casos sabe-se que o fan-out é 10 e ambos os estados. Assim a porta pode acionar até outras 10 portas. Se o fan-out BAIXO e o fan- out ALTO não são iguais, como acontece as vezes, o valor de fan-out escolhido é o menor dos dois como acontece no exemplo mostrado abaixo:

Neste caso, o fan-out global é escolhido como o 20, pois é o menor dos dois valores.

4 A FAMÍLIA ECL

Na família TTL a velocidade de comutação estão limitada pelo atraso do tempo de armazenamento associado com um transistor que está saturado. Então foi desenvolvida outra família logica para evitar a saturação e portanto aumentar a velocidade global de chaveamento. Esta família logica é chamada lógica com acoplamento pelo emissor (ECL – amitter-coupled logic), e ela opera sub o principio de chaveamento de corrente, onde um acorrente fixa de polarização menor do que Ib(sat) é chaveada do coletor de um transistor para outro. Esta família quase não é mais utilizada.

22

5 TECNOLOGIA MOS

O termo MOS significa metal-óxido-semicondutor. Consiste de um

eletrodo de metal sobre um óxido isolante, que esta sobre um substrato semicondutor. Os transistores implementados nessa tecnologia são transistores de efeito de campo denominados MOSFETs. Pois o campo elétrico do eletrodo de metal, do lado do óxido isolante, tem efeito sobre a resistência do substrato. Grande parte de CIs de tecnologia MOS é constituída apenas de MOSFETS.

Dentre as maiores vantagens do MOSFET são ser relativamente simples, ter baixo custo de fabricação, consumir pouca potência, ter complexidade três vezes menor que CIs TTL, ECL. Além disso os dispositivos MOS ocupam menos espaço no chip se comparados com transistores bipolares. O mais importante é que os CIs digitais MOS em geral naousam os elementos resistores nos CIs que ocupam uma área relativamente grande nos chips de circuitos integrados bipolares. A principal desvantagem dos dispositivos MOS é o risco de serem danificados por eletricidade estática.

5.1 O MOSFET

Existem dois tipos de MOSFETs, o depleção e o enriquecimento. Mas os CIs MOS usam apenas MOSFETs do tipo enriquecimento.

A figura abaixo mostra os símbolos para os MOSFETs do tipo

enriquecimento canal N e canal P, em que o sentido da seta indica se o canal é

P ou N. pode-se ver nos símbolos uma linha tracejada entre a fonte e o freno indicando que normalmente não há canal entre esses eletrodos. Também mostram a separação entre a porta e os outros terminais que indicam alta resistência da camada de óxido entre a porta e o canal formado no substrato.

23

Figura 10 - Símbolos esquemáticos para MOSFETs do tipo enriquecimento. 5.2 Configuração de um MOSFET
Figura 10 - Símbolos esquemáticos para MOSFETs do tipo enriquecimento.
5.2 Configuração de um MOSFET com chave
A figura abaixo mostra a operação de chaveamento de um MOSFET
canal N, elemento básico de uma família de dispositivos conhecida como N-
MOS. Para dispositivos canal N, o dreno tem polaridade positiva em relação a
fonte. A tensão entre a porta e a fonte, Vgs, é a de entrada, usada para
controlar a resistência entre o freno e fonte e, portanto, determinar se o
dispositivo está ligado ou desligado.

Figura 11 - MOSFET canal N usado como chave: (a) símbolo; (b) modelo do circuito; (c) funcionamento do inversor N-MOS.

24

Nesta outra figura temos o MOSFET canal P, ou P-MOS, que funciona exatamente da mesma forma que o de canal N, exceto por usar tensões de polaridade oposta. O dreno é conectado em – VDD, de para ser polarizado negativamente em relação à fonte. Então para ligar o P-MOSFET, uma tensão negativa que exceda em Vt tem de ser aplicada ao terminal da porta.

que exceda em Vt tem de ser aplicada ao terminal da porta. Figura 12 - MOSFET

Figura 12 - MOSFET canal P usado como chave: (a) símbolo; (b) modelo so circuito em estado desligado (OFF) e ligado (ON); (c) circuito inversor P-MOS.

5.3 Lógica Complementar MOS (CMOS)

A família CMOS utiliza Mosfets tanto de cana-P quanto de canal-N para

obter diversas vantagens sobre as famílias N-MOS e P-MOS. De um modo geral. CMOS é mais rápido e consome ainda menos que as outras famílias MOS. Estas vantagens são contrabalançadas pelo aumento de complexidade para a fabricação do CI e pela menor densidade de integração.

5.4 Inversor CMOS

O circuito básico do INVERSOR CMOS é mostrado na figura abaixo.

25

25 Figura 13 - Inversor CMOS básico. Neste diagrama e para os outros que se seguirão,

Figura 13 - Inversor CMOS básico.

Neste diagrama e para os outros que se seguirão, os símbolos padronizados para MOSFET foram trocados por blocos com as denominações P e N para indicar um MOSFET-P e um MOSFET-N, respectivamente. Isto é feito por conveniência na analise dos circuitos. O INVERSOR CMOS tem dois MOSFET em série, de modo que o dispositivo com canal P tem sua fonte conectada a + V DD (uma tensão positiva), e o dispositivo de canal N tem sua fonte conectada à terra. As portas dos dois dispositivos estão conectadas juntas em uma entrada comum. Os drenos dos dois dispositivos estão conectados juntos em uma saída comum.

Os níveis lógicos CMOS são essencialmente + V DD , para o 1 lógico, e 0 V, para o 0 lógico. Considere primeiro o caso em que V IN = + V DD . Nesta situação, a porta de Q1 (canal P) está em 0V em relação a fonte de Q1. Então, Q1 estará no seu estado OFF com R OFF ≈ 10 10 Ω. A porta de Q2 (canal N) estará com + V DD em relação a sua fonte. Portanto, Q2 estará, tipicamente, com R ON = 1KΩ. O divisor de tensão entre R OFF de Q1 e R ON de Q2 produzirá

V OUT ≈ 0 V.

5.5 Porta NAND CMOS

Outras funções lógicas podem ser construídas modificando-se o INVERSOR básico. A figura abaixo mostra uma porta NAND formada pela adição de um MOSFET canal-P, em paralelo, e um MOSFET canal-N, em série

26

ao INVERSOR básico. Para analisar este circuito, é importante perceber que uma entrada em 0 V liga seu MOSFET-P correspondente e desliga seu MOSFET-N correspondente. O oposto ocorre para uma entrada em + V DD . Portanto, podemos observar que o único instante em que uma saída em BAIXO ocorrera será quando as entradas A e B estiverem ambas em ALTO (+V DD ) para ligar ambos os MOSFETs canal-N, fornecendo assim uma resistência baixa entre o terminal de saída e a terra. Para todas as outras condições de entrada, pelo menos um MOSFET-P estará ligado, enquanto pelo menos um MOSFET-N estará desligado. Isto produz uma saída em ALTO.

MOSFET-N estará desligado. Isto produz uma saída em ALTO. Figura 14 - Porta NAND CMOS. 5.6

Figura 14 - Porta NAND CMOS.

5.6 Porta NOR CMOS

A porta NOR CMOS é formada adicionando um MOSFET-P em série em um MOSFET-N em paralelo ao INVERSOR básico, como mostrados na figura 8-37. Mais uma vez, este circuito pode ser analisado, observando que um nível baixo em qualquer uma das entradas liga o seu MOSFET-P correspondente e desliga o seu MOSFET-N correspondente, e o oposto ocorre para uma entrada em ALTO. Cabe ao leitor verificar que este circuito opera com uma porta NOR.

27

Portas AND e OR podem ser formadas através da combinação de NANDs e NORs com INVERSOREs.

através da combinação de NANDs e NORs com INVERSOREs. Figura 15 - Porta NOR CMOS. 5.7

Figura 15 - Porta NOR CMOS.

5.7 FLIP-FLOP SET-CLEAR CMOS

Duas portas NOR ou NAND CMOS podem ser ligadas com acoplamento cruzado para formar um simples latch SET-CLEAR. Portas adicionais são usadas para converter um latch SET-CLEAR básico em flip-flops D com clock.

5.8 Características da série CMOS

Circuitos integrados CMOS fornecem não apenas as mesmas funções da família TTL, mas também varias funções especiais não disponíveis na TTL. Antes de estudarmos as series TTL.

5.8.1 Série 4000/14000

A série 4000 é a mais antiga serie CMOS primeiro foi produzida pela RCA e é equivalente a 14000 da Motorola. Os componentes desta série tem consumo muito baixo e podem operar em uma vasta faixa de tensão (3 a 15V).

28

5.8.2 74HC/74HCT (high speed CMOS – CMOS de alta velocidade)

Os CIs 74HC/74HCT são compatíveis pino a pino e funcionalmente equivalentes a CIs TTL com a mesma numeração. Os componentes 74HCT são eletricamente compatíveis com TTL, mas os 74HC não.

5.8.3 74AC/74ACT(CMOS avançado)

Essa série é funcionalmente equivalente com as diversas series TTL, porém não é compatível pino a pino com TTL. A razão disso é que as séries 74AC/74ACT foram produzidas para serem imunes a ruídos de modo que as entradas sejam menos sensíveis as variações de sinal que ocorrem em outros pinos do CI.

5.8.4 74HC/AHCT(advanced high-speed CMOS-CMOS avançada de

alta velocidade)

Esta serie CMOS apresenta uma migração natural das series HC para aplicações de alta velocidade, baixo consumo e baixa capacidade de acionamento. Os componentes dessa série são três vezes mais rápidos e podem ser usados como substitutos diretos de componentes da serie HC. Eles oferecem imunidade ao ruído semelhante, sem os problemas de transistores de chaveamento geralmente associados a características de acionamento necessárias a essa velocidade.

5.8.5 Lógica BiCMOS de 5V

Alguns fabricantes de CIs desenvolveram séries lógicas que combinam as melhores características da lógica bipolar e do CMOS, denominada lógica BiCMOS. O baixo consumo do CMOS e a alta velocidade dos bipolares foram integrados para produzir uma família com essas duas características muito positivas. As série 74BCT(BiCMOS bus-interface technology – tecnologia de interface de barramento) e a série 74ABT(advanced BiCMOS technology – tecnologia BiCMOS avançada) pertencem a família BiCMOS.

5.8.6 Tensão de alimentação

As séries 4000/14000 e 74C operam com Vdd numa faixa de 3 a 15 V, o que torna esses circuitos muito versáteis. Já as séries 74HC/HCT, 74AC/HCT e 74AHC/AHCT são alimentados com tensões muito mais estreita geralmente entre 2 e 6 V.

29

5.8.7 Níveis de tensão lógicos

As tensões de entrada e saída são diferentes para cada uma das séries CMOS. A tabela abaixo relaciona os valores de tensão das séries CMOS e também das TTL. Consideremos que todos os dispositivos estão sendo alimentados com 5 V.

Tabela 3 - Níveis de tensão (em volts) de entrada e saída com Vdd=Vcc= + 5 V.

 

CMOS

   

TTL

Parâmetr

4000

74

74HCT

74AC

74ACT

74AHC

74AHCT

74

74L

74A

74ALS

o

B

H

S

S

V

IH (min)

3,5

3,5

2,0

3,5

2,0

3,85

2,0

2,0

2,0

2,0

2,0

V

IL (máx)

1,5

1,0

0,8

1,5

0,8

1,65

0,8

0,8

0,8

0,8

0,8

V

OH (min)

4,95

4,9

4,9

4,9

4,9

4,4

3,15

2,4

2,7

2,7

2,5

V

OL (máx)

0,05

0,1

0,1

0,1

0,1

0,44

0,1

0,4

0,5

0,5

0,5

V

NH

1,45

1,4

2,9

1,4

2,9

0,55

1,15

0,4

0,7

0,7

0,7

V

NL

1,45

0,9

0,7

1,4

0,7

1,21

0,7

0,4

0,3

0,3

0,4

5.8.8 Margens de ruído

O ruído é calculado usando VNH=VOH(min) – VIH(min) VNL=VIL(máx) – VOL(máx). Pode-se observar na tabela acima que os dispositivos CMOS tem margens de ruído maiores que os TTL. A diferença seria ainda maior se os CMOS operassem com fonte de alimentação maior que 5 V.

5.8.9 Dissipação de potência

Quando um circuito CMOS está estático (não está comutando), sua dissipação de potência é extremamente baixa. Independente do estado da saída, existe uma resistência muito mais alta entre os terminais Vdd e GND, porque há sempre um MOSFET desligado no caminho da corrente. A dissipação de potência típica para CMOS é de apenas 2,5nW por porta quando Vdd=5 V. mesmo quando Vdd é 10 V a dissipação é de apenas 10nW. Por esses motivos e valores é que os dispositivos CMOS são largamente utilizados em circuitos onde são alimentados por bateria ou em que existe um sistema de emergência.

30

Entretanto a dissipação de potência de um CI CMOS será relativamente baixa desde que esteja ligado em uma condição CC, isto é, com a saída em nível constante. Infelizmente a dissipação de potência aumenta de acordo com a frequência de comutação de estado do circuito. Um exemplo é a NAND CMOS que dissipa 10nW quando ligada de modo CC e 0,1mW quando ligado em uma frequência de 100 Kpps e 1mW a 1MHz. O motivo para essa relação frequência-dissipação é ilustrado na figura abaixo.

frequência-dissipação é ilustrado na figura abaixo. Figura 16 - Spikes de corrente são drenados da fonte

Figura 16 - Spikes de corrente são drenados da fonte de alimentação Vdd cada vez que a saída comuta de nível baixo para alto. Isso ocorre principalmente devido à corrente de carga das capacitâncias de carga (C LOAD ).

A cada vez que uma saída CMOS comuta de nível BAIXO para ALTO, uma corrente transiente deve ser fornecida para capacitância de carga, que consiste na combinação de todas as capacitâncias de entrada de quaisquer cargas que forem acionadas com a capacitância de saída do dispositivo. Esses pulsos estreitos de corrente devem ser fornecidos por Vdd e podem ter amplitude típica de 5mA com duração de 20 a 30ns. Consequentemente em frequências mais altas, as séries CMOS começam a perder algumas de suas vantagens sobre as outras famílias lógicas.

5.8.10 Fan-Out

Assim como as entradas N-MOS e P-MOS, as CMOS tem uma resistência extremamente alta (10 12 Ω) e drenam quase nenhuma corrente da fonte. Cada entrada CMOS normalmente apresenta uma carga de 5pF para a

31

terra. Esta capacitância de entrada limita o numero de entradas CMOS que uma saída CMOS pode acionar. A saída CMOS deve carregar e descarregar a combinação de todas as capacitâncias de entrada em paralelo, de modo que o tempo de comutação da saída aumentara proporcionalmente ao numero de cargas que estiverem sendo acionadas. Normalmente cada carga CMOS aumenta o atraso de propagação do circuito acionador em 3ns. Temos um exemplo na figura abaixo, onde a porta NAND 1 teria um TPLH de 25ns se não estivesse acionando carga nenhuma. Este valor aumentaria para 25ns + 20(3ns) = 85ns, se ela estivesse acionando vinte cargas. Conclui-se que o fan- out CMOS depende do atraso de propagação máximo permitido.

CMOS depende do atraso de propagação máximo permitido. Figura 17 - Cada CMOS contrubi para a

Figura 17 - Cada CMOS contrubi para a capacitância de carga total vista pela saída da porta acionadora.

5.8.11 Velocidade de comutação

Mesmo o circuito MOS, assim como o N-MOS ou P-MOS, ter de acionar cargas relativamente grandes, sua velocidade de comutação é um tanto alta devido a baixa resistência de saída em cada estado. Uma saída N-MOS deve carregar uma carga capacitiva por um resistor relativamente grande (100KΩ). no circuito CMOS, a resistência de saída no estado alto é a Ron do P- MOSFET, que é, menor ou igual a 1KΩ. isso permite carregar de maneira mais rápida o capacitor de carga.

32

Por exemplo, uma porta NAND da série 4000 terá tipicamente um Tpd de 50ns, com Vdd = 5 V, e 25ns, com Vdd= 10 V. A razão dessa melhora no Tpd quando Vdd aumenta é que a Ron do MOSFET diminui quando ele é alimentado com tensões mais altas. Então, pode parecer que Vdd deveria ser o maior possível para que o circuito operasse em altas frequências.

5.8.12 Sensibilidade à eletricidade estática

Qualquer dispositivo eletrônico pode ser gravemente danificado por eletricidade estática. As famílias lógicas MOS e todos os MOSFETs são especialmente suscetíveis a danos provocados por cargas eletrostáticas. Todos os anos empresas gastam milhões com esses danos provocados em dispositivos eletrônicos. Os fabricantes tem se dedicado a desenvolver procedimentos especiais de manuseio, para todos os dispositivos e circuitos eletrônicos.

Mesmo que existam alguns CIs modernos que tenham uma rede resistor-diodo interna para proteger entradas e saídas dos efeitos da descarga eletrostática, as seguintes precauções são adotadas pela maioria dos laboratórios de engenharia, unidades de produção e departamento de serviços em campo:

Conectar o chassi de todos os instrumentos de teste, ferros de solda, e a bancada ao terra da rede.

Conectar-se ao terra com uma pulseira especial.

Manter os CIs em espuma condutora sobre folha de alumínio.

Evitar tocar os pinos do CI.

Curto-circuitar os conectores de borda de placas de circuito impresso quando estiverem sendo transportas e armazena-las em plástico condutor ou envelopes metálicos.

Não deixar as entradas dos CIs não utilizadas em aberto.

5.8.13 Latch-up

Pelo motivo da presença de transistores PNP e NPN (indesejados) no substrato dos CIs CMOS, uma condição conhecida como latch-up pode ocorrer em certas circunstâncias. Se esses transistores parasitas em um chip CMOS são disparados para condução, ficam permanentemente ligados, e uma grande

33

corrente pode destruir o CI. Felizmente a maioria dos CIs CMOS mais modernos possui um circuito de proteção que ajuda a prevenir o latch-up.

5.9 Tecnologia de baixa tensão

Os fabricantes de circuitos integrados estão sempre procurando maneiras de colocar um numero maior de dispositivos semicondutores (diodos, transistores, resistores etc.) juntos em um chip, isto é, procuram aumentar a densidade de integração. Esta densidade mais alta traz dois grandes benefícios: primeiro, permite que mais circuitos sejam colocados no chip, e segundo, com os circuitos colocados mais próximos uns dos outros, o tempo de propagação de um circuito para outro diminui, e, portanto, aumenta a velocidade de operação dos circuitos como um todo. Também existem desvantagens quando se tem chips com densidades maiores. Quando circuitos são colocados muito próximos uns dos outros, o material isolante entre eles é mais estreito. Isto diminui o valor de tensão que o dispositivo pode suportar antes que o dielétrico se rompa. Aumentar a densidade do chip aumenta também o consumo de potencia, que pode fazer com que a temperatura do chip aumente para um valor acima do permitido para uma operação confiável.

Estas desvantagens podem ser neutralizadas fazendo-se com que o chip funcione com um nível de tensão mais baixo. Fabricantes de circuitos integrados estão fazendo isto, desenvolvendo uma nova linha de dispositivos lógicos que opera com uma tensão de alimentação nominal de 3,3V, em vez do tradicional 5 V. Alguns padrões foram adotados desde 1984 para definir as características de tensão e corrente destes dispositivos de baixa tensão. Entretanto, à medida que as aplicações vão se desenvolvendo, os requisitos têm mudado, e por isso novos padrões estão sendo desenvolvidos. Esta tecnologia de baixa tensão pode ser o inicio de uma transição gradual nos equipamentos digitais que eventualmente terão todos os seus CIs operando no padrão 3,3 V.

Várias famílias lógicas de 3,3 V estão disponíveis atualmente. Não é possível abordar todas as séries de todos os fabricantes, então descrevemos aquelas atualmente oferecidas pela Texas Instruments.

34

A série 74LVC (Low-Voltage CMOS – CMOS de Baixa Tensão) contem

a maior coleção de portas SSI e funções MSI das famílias de 5 V,

juntamente com vários dispositivos de interface de barramento, tais como buffers, latches, drivers etc. Esta série é capaz de lidar com níveis lógicos de 5 V em suas entradas, então, é capaz de fazer conversão de

níveis lógicos de sistemas de 5 V para sistemas de 3,3 V. Desde que a corrente seja mantida suficientemente baixa para manter a tensão de saída em níveis aceitáveis, a 74LVC também pode acionar entradas TTL de 5 V. Os requisitos de entrada V IH da série CMOS de 5 V como a 74HC/AHC não permitem que dispositivos LVC os acionem.

A série 74LVC (Advanced Low Voltage CMOS – CMOS de Baixa Tensão Avançado) oferece a melhor performance. Os dispositivos desta série são destinados principalmente a aplicações de interface de barramento que utilizam apenas lógica de 3,3 V.

A

série 74LV (Low Voltage – Baixa Tensão) oferece tecnologia CMOS e

muitas das portas SSI e funções MSI comuns, juntamente com alguns buffers octais, latches e flip-flops mais populares. Foi projetada para operar somente com outros dispositivos de 3,3 V.

A

série 74LVT (Low Voltage BiCMOS Technology – Tecnologia BiCMOS

de Baixa Tensão) contem dispositivos BiCMOS que foram projetados para aplicações de interface de barramentos de 8 a 16 bits. Do mesmo

modo que a série LVC, as entradas podem lidar com níveis lógicos de 5

V se servir como um conversor de 5 V para 3 V. Uma vez que os níveis

de saída [V OH (min) e V OL (máx.)] são equivalentes a níveis TTL, eles são

eletricamente compatíveis com TTL. A tabela abaixo com as diversas características.

Tabela 4 - Características das séries de baixa tensão.

com TTL. A tabela abaixo com as diversas características. Tabela 4 - Características das séries de

35

O desenvolvimento contínuo da tecnologia de baixa tensão promete revolucionar o sistema original de 5 V para sistemas com tensões mistas e, finalmente, para sistemas puros de 3,3V, ou 2,5V, ou ainda sistemas digitais com tensões ainda menores. Para sintetizar, a figura abaixo mostra o ponto de vista da Texas Instruments sobre o ciclo de vida das várias famílias lógicas.

sobre o ciclo de vida das várias famílias lógicas. Figura 18 - Ciclo de vida das

Figura 18 - Ciclo de vida das famílias lógicas.

6 INTERFACEAMENTO DE CIs

Interfaceamento significa conectar a(s) saída(s) de um circuito ou sistemas na(s) entrada(s) de outro circuito que tem características elétricas diferentes. Geralmente, não pode ser feita uma conexão direta porque existem diferenças nas características elétricas entre o circuito acionador, que esta fornecendo o sinal de saída, e o circuito de carga, que esta recebendo o sinal.

Um circuito de interface é aquele que está conectado entre o acionador e a carga. Sua função é receber o sinal de saída do acionador e condiciona-lo de modo a torna-lo compatível com os requisitos da carga.

7 CONCLUSÃO

Através desse trabalho bibliográfico podemos entender que todos os dispositivos lógicos digitais tem natureza semelhante, mas são bastante

36

diferentes no que se refere aos detalhes de suas características. Uma compreensão dos termos que são usados para descrever estas características é importante e nos permite comparar o desempenho destes dispositivos. Compreendendo as capacidades e limitações de cada tipo de dispositivo, podemos combiná-los de modo inteligente, aproveitando os pontos de cada um para construir sistemas digitais confiáveis.

37

REFERÊNCIAS

Braga, N. C. (08 de 2002). Saber Eletronica. Acesso em 5 de setembro de 2013, disponível em Saber Eletronica: www.sabereletronica.com.br

Braga, N. C. (21 de agosto de 2013). Conheça a família TTL (MEC082). Fonte:

newtoncbraga: http://www.newtoncbraga.com.br/index.php/robotica/3790-

mec082

Tocci, R. J. (2011). Sistemas Digitais Princípios e Aplicações. São Paulo: Pearson Education Hall.