Projeto de Circuitos Combinacionais

Entendimento do problema
Anlise das informaes
Minimizao da expresso
Minimizao do circuito *
Testes
* pode variar dependendo da implementao
Codificadores
3:8
cod
0
1
2
3
4
5
6
7
A B C
ABCD
ABCD
ABCD
ABCD
ABCD
ABCD
ABCD
ABCD
S
2
S
1
S
0
Projeto de Circuitos Combinacionais
Projeto 1 : Codificador decimal => binrio
D
S
3
8
9
ABCD
ABCD
Sadas
Entradas
A B C D
1
2
3
4
.
.
+V
.
.
Apenas uma sada
ativada para cada cdigo
de entrada.
3:8
dec
0
1
2
3
4
5
6
7
A B C
Enb
ABC
ABC
ABC
ABC
ABC
ABC
ABC
ABC S
2
S
1
S
0
Projeto de Circuitos Combinacionais
Projeto 2 : Decodificador binrio (3 bits) => decimal
Dec 3:8
Dec 3:8 74ALS138
Quatro CIs 74ALS138 formando um decodificador 5:32
Decodificador BCD : decimal
A B C D
A B C D
A B C D
A B C D
A B C D
A B C D
A B C D
A B C D
A B C D
A B C D
A B C D
A B C D
A B C D
A B C D
A B C D
A B C D
F
1
F
3
0
1
2
3
4
5
6
7
8
9
10
1 1
12
13
14
15
A
S
3
S
2
S
1
S
0
4:16
dec
Enb
B C D
F
2
Display de 7 segmentos
Projeto 3 : Decodificador BCD => 7 segmentos
Projeto de Circuitos Combinacionais
a
b
c
d
e
f
g
BCD =>7-segment
Decodificador
display
7 segmentos
a b c d e f g
entradas
AB
CD
00 01 11 10
00
01
11
10
D
B
C
A
1 0 X 1
0 1 X 1
1 1 X X
1 1 X X
AB
CD
00 01 11 10
00
01
11
10
D
B
C
A
1 1 X 1
1 0 X 1
1 1 X X
1 0 X X
AB
CD
00 01 11 10
00
01
11
10
D
B
C
A
1 1 X 1
1 1 X 1
1 1 X X
0 1 X X
Projeto de Circuitos Combinacionais
a b
c
a = A + B D + C + B' D'
b = A + C' D' + C D + B'
c = A + B + C' + D
Decodificador/driver BCD para 7 segmentos
para display de LEDs de 7 segmentos tipo anodo comum
Conversores de cdigos
conversor
de cdigos
M : N
Conversor octal para binrio (8 linhas para 3 linhas)
apenas uma
linha ativa (L) por vez
8 entradas
entradas sadas
Conversor BCD => Cdigo de Gray
Projeto de Circuitos Combinacionais
tabela verdade
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
W
0
0
0
0
0
1
1
1
1
1
X
X
X
X
X
X
X
0
0
0
0
1
1
0
0
0
0
X
X
X
X
X
X
Y
0
0
1
1
1
1
1
1
0
0
X
X
X
X
X
X
Z
0
1
1
0
0
0
0
1
1
0
X
X
X
X
X
X
AB
CD
00 01 11 10
00
01
11
10
D
B
C
A
0 0 X 1
0 1 X 1
0 1 X X
0 1 X X
W
AB
CD
00 01 11 10
00
01
11
10
D
B
C
A
0 1 X 0
0 1 X 0
0 0 X X
0 0 X X
X
AB
CD
00 01 11 10
00
01
11
10
D
B
C
A
0 1 X 0
0 1 X 0
1 1 X X
1 1 X X
Y
AB
CD
00 01 11 10
00
01
11
10
D
B
C
A
0 0 X 1
1 0 X 0
0 1 X X
1 0 X X
Z
W = A + B D + B C
X = B C'
Y = B + C
Z = A'B'C'D + B C D + A D' + B' C D'
Conversor BCD para binrio de dois dgitos.
Entradas de
seleo
Entradas de
seleo
Multiplexadores
Z = A' I0 + A I1
Z = A' B' I0 + A' B I1 + A B' I2 + A B I3
Z = A' B' C' I0 + A' B' C I1 + A' B C' I2 +
A' B C I3 + A B' C' I4 + A B' C I5 +
A B C' I6 + A B C I7
2:1
mux
I
0
I
1
A
Z
I
0
A
I
1
I
2
I
3
B
Z
4:1
mux
I
0
A
I
1
I
2
I
3
B
Z
8:1
mux
C
I
4
I
5
I
6
I
7
Multiplexadores (seletores)
Diagrama lgico do multiplexador 74ALS151
74HC151 combinados para formar
um multiplexador de 16 entradas
1Y2
1Y1
1Y0
1Y3
139
2Y1
2Y0
2Y3
6
5
4
3
2
1
0
C
B
A
4
3
2
1
15
14
11
10
9
EN
7
6
5
4
3
2
1
0
151
W
Y
4
3
2
1
15
14
11
10
9
7
6
5
S2
S1
S0
I31
I0
I5
I4
I3
I2
I1
C
D
E
1G
1B
1A
2G
2B
2A
4
5
6
7
2
3
1
12
11
10
9
14
13
15
2Y2
6
5
4
3
2
1
0
C
B
A
4
3
2
1
15
14
11
10
9
EN
7
6
5
4
3
2
1
0
151
W
Y
4
3
2
1
15
14
11
10
9
7
6
5
S2
S1
S0
I23
I0
I5
I4
I3
I2
I1
C
D
E
6
5
4
3
2
1
0
C
B
A
4
3
2
1
15
14
11
10
9
EN
7
6
5
4
3
2
1
0
151
W
Y
4
3
2
1
15
14
11
10
9
7
6
5
S2
S1
S0
I15
I0
I5
I4
I3
I2
I1
C
D
E
6
5
4
3
2
1
0
C
B
A
4
3
2
1
15
14
11
10
9
EN
7
6
5
4
3
2
1
0
151
W
Y
7
6
5
S2
S1
S0
I7
I0
I6
I5
I4
I3
I2
I1
C
D
E
A
B
F(A, B, C, D, E)
Multiplexadores (seletores)
Projeto de Circuitos Combinacionais
MUX
Diagrama lgico do multiplexador 74ALS157
Multiplexador usado para implementar uma funo
lgica descrita por uma tabela-verdade.
entradas
Demultiplexador
Demultiplexador de 1 para 8 linhas
O decodificador 74ALS138 como um demultiplexador
com E
1
usada como entrada de dado
Comparador de magnitude de quatro bits 74HC85 (7485, 74LS85)
Dois CIs 74HC85 cascateados para formar
um comparador de oito bits.
Comparador de magnitude usado em um termostato digital.