DIAGRAMA DE ESTADO Y TABLA DE ESTADO

FACULTAD DE INGENIERIA ELECTRONICA E

INFORMATICA
EAP. INGENIERIA MECATRONICA
24-9-2013
Ao de la Inversin para el Desarrollo Rural y la Seguridad
Alimentaria
UNIVERSIDAD NACIONAL
FEDERICO VILLARREAL

INTEGRANTE:
CAYOTOPA REGALADO, JULIO ANDERZON
OBJETIVO:
reforzar los conocimientos adquiridos por el estudiante en el diseo de
circuitos digitales secuenciales sincrnicos partiendo de su diagrama de
estados.
Elaboracin de diagramas de tiempo en Quartus II

MATERIALES:
1 CI SN 7404
1 CI SN 7408
1 CI SN 7432
1 CI SN 7476
1 CI 7483
1 CI 74193
1 CI 74165
2 CI 74112
1 Microswitch de 8P8T
3 LEDs
4 Resistores de 220

EQUIPO
Osciloscopio HAMEG HMO 1522
1 Protoboard
1 Probador Lgico
1 Fuente de alimentacin de 5 VDC.
1 Generador de Funciones.
Equipo de cmputo
Quartus II v 9.1

MARCO TERICO

El diseo de un circuito secuencial sincrnico comienza a partir de un
conjunto de especificaciones y culmina en un diagrama lgico de un circuito
o una lista de funciones de Boole a partir de las cuales se puede obtener el
diagrama lgico.
El primer paso en el diseo consiste en describir en palabras el
comportamiento deseado del circuito. Frecuentemente el paso siguiente
consiste en construir el diagrama de estados a partir de la descripcin en
palabras del funcionamiento deseado, para poder, a partir del diagrama de
estados elaborado, obtener el diagrama lgico del circuito digital.


PROCEDIMIENTO

A continuacin se muestra el diagrama de estados de cierto sistema digital, el cual
se mantiene en el estado T
0
hasta que una seal de entrada externa qm le indique
a la unidad de control (circuito secuencial) que debe comenzar una operacin.
Cuando el sistema digital termina de realizar la operacin, la seal Pz = 1 le indica
a la unidad de control que la operacin est terminada, regresando al estado
inicial T
0
.











Las actividades que debe realizar el sistema digital en cada uno de los estados
son las siguientes:
T
0
: nada, la ocurrencia de este estado indica que la operacin est completa
T
1
: A #0, P#3
T
2
: P P-1
T
3
: A A+B

T3
A1
10
S1
9
A2
8
S2
6
A3
3
S3
2
A4
1
S4
15
B1
11
B2
7
B3
4
B4
16
C0
13
C4
14
U1
74LS83
SRG4
R
0
1
M
0
3
C4
1 ->/2<-
1,4D
3,4D
3,4D
3,4D
3,4D
2,4D
3
4
5
6
2
7
11
9
10
1
15
14
13
12
U3
74LS194
U3(CLK)
1
1
0
1
1
A es un registro de 4 bits y B es un nmero de 4 bits generado por uno de
los teclados.


Registro de 4 bits implementado
en PROTEUS (Imagen izquierda)
y en protoboard (imagen
superior derecha); para lograr
un mejor entendimiento del
circuito se realiz la
comparacin del 74LS194CI Y EL
74LS194, ambos son los mismos
pero con representaciones
diferentes.


Circuito integrado 74LS194 (Registro)
D0
3
D1
4
D2
5
D3
6
SR
2
SL
7
CLK
11
S0
9
S1
10
MR
1
Q0
15
Q1
14
Q2
13
Q3
12
U20
74LS194
SRG4
R
0
1
M
0
3
C4
1 ->/2<-
1,4D
3,4D
3,4D
3,4D
3,4D
2,4D
3
4
5
6
2
7
11
9
10
1
15
14
13
12
U21
74LS194
CTRDIV16
CT=0
2+
G1
1-
G2
C3
3D
1CT=15
2CT=0
15 3
1 2
10 6
9 7
5 12
4
13
11
14
U16
74LS193
U2
OR_4
U17
NOT
U18
AND
1
1
U18(D1)
P es un contador binario de cuatro bits y Pz ser una seal que indique
cuando P = 0, por lo que Pz debe ser obtenida a la salida de una NOR de
los cuatro bits del contador P. Por tanto, si Pz = 0 P 0, de lo contrario,
si Pz = 1 P=0.

En este circuito al igual que la
implementacin del registro, se tuvo
que realizar su representacin y
simulacin en proteus y luego
comprobar su respectivo
funcionamiento en protoboard, para
lograr el entendimiento de este
circuito realice la comparacin de
contador indicado en el diagrama con
su similar


Circuito integrado 74LS193 Contador
D0
15
Q0
3
D1
1
Q1
2
D2
10
Q2
6
D3
9
Q3
7
UP
5
TCU
12
DN
4
TCD
13
PL
11
MR
14
U19
74LS193
CTRDIV16
CT=0
2+
G1
1-
G2
C3
3D
1CT=15
2CT=0
15 3
1 2
10 6
9 7
5 12
4
13
11
14
U22
74LS193

1. Utilice flip-flops JK convertidos en tipo D para implementar la unidad de control
(el circuito secuencial), por el mtodo de 1 flip-flop/estado.



2. Utilice el pulsador para la seal qm, y el generador con el divisor para obtener
la seal de los pulsos de reloj del sistema con una frecuencia de 1Hz.




3. Disee completamente su sistema digital especificando muy claramente todas
las conexiones que efectuar, incluyendo las conexiones de la unidad de
control (circuito secuencial) al procesador de datos (registro A, contador P,
etc.). Utilice un mnimo de compuertas lgicas.

4. Con las entradas asincrnicas de los flip-flops, coloque el estado inicial T
0


5. Aplique los pulsos de reloj con una frecuencia de 1 Hz.

6. Presione el pulsador para sacar al sistema del estado T0. Tan pronto salga de
este estado, suelte el pulsador.

7. Verifique que el sistema digital termina con el resultado esperado.



J
4
Q
15
CLK
1
K
16
Q
14
S
2
R
3
U7:A
7476
J
9
Q
11
CLK
6
K
12
Q
10
S
7
R
8
U7:B
7476
U9
NOT
D
2
Q
5
CLK
3
Q
6
S
4
R
1
U20:A
7474
J
4
Q
15
CLK
1
K
16
Q
14
S
2
R
3
U4:A
7476
U6
NOT
J
9
Q
11
CLK
6
K
12
Q
10
S
7
R
8
U4:B
7476
U5
NOT
J
4
Q
15
CLK
1
K
16
Q
14
S
2
R
3
U7:A
7476
U8
NOT
J
9
Q
11
CLK
6
K
12
Q
10
S
7
R
8
U7:B
7476
U9
NOT
U10
OR
U11
OR
U12
AND
U13
AND
U14
AND
U15
AND
U4:A(CLK)
1
0


Unidad de control del circuito secuencial, por el mtodo de un flip flop/estado, este se conecta
entre los puntos Pz del contador y el circuito de control

Implementacin del circuito de control en protoboard
J
4
Q
15
CLK
1
K
16
Q
14
S
2
R
3
U4:A
7476
U6
NOT
J
9
Q
11
CLK
6
K
12
Q
10
S
7
R
8
U4:B
7476
U5
NOT
J
4
Q
15
CLK
1
K
16
Q
14
S
2
R
3
U7:A
7476
U8
NOT
J
9
Q
11
CLK
6
K
12
Q
10
S
7
R
8
U7:B
7476
U9
NOT
U10
OR
U11
OR
U12
AND
U13
AND
U14
AND
U15
AND
U4:A(CLK)
1
0

Disee completamente su
sistema digital especificando
muy claramente todas las
conexiones que efectuar,
incluyendo las conexiones de
la unidad de control (circuito
secuencial) al procesador de
datos (registro A, contador P,
etc.). Utilice un mnimo de
compuertas lgicas.
ACTIVIDADES COMPLEMENTARIAS

Investigue sobre mquinas de estado finito: mquinas de Mealy y mquinas
de Moore.







Qu operacin realiza este sistema digital?


El estado t0 nos indica que las operaciones en el circuito an terminado,
tambin es necesario colocarle un estado inicial por medio de sus entradas
asncronas.
El estado t1 es el siguiente estado al t0 este se activa presionando el
pulsador qm (pasa del estado 1 al estado 0)
El estado t2 es el que hace posible la activacin del registro, una que se
realiza las operacin es el mismo, este cambia al estado siguiente (t3)
El estado t3 activa el contador para realizar algn determinado conteo
descendente (segn programacin del contador), una ves realizado todo la
secuencia de estados secuenciales este regresa al estado t0


Si B = 2, esto es, si usted coloca el #2 en el teclado cuya salida es el nmero
B
a. cul ser el nmero contenido en el registro A al final del estado T
3
siendo
P =2?

Sera el 0100

b. cul ser el nmero contenido en el registro A al final del estado T
3
siendo
P =1?

Sera el 0010

c. cul ser el contenido del registro A una vez terminada la operacin?

Sera el 0110 cuando p =1

d. Este sistema digital corresponde a un modelo de Moore o de Mealy?

Corresponde a un modelo de Mealy

Observaciones y conclusiones


Este sistema digital, realiza el cambio de un estado a otro, por ejemplo nos
lleva a determinado operacin que queremos realizar.