Sei sulla pagina 1di 2

2) Elencare le micro istruzioni (insieme dei segnali di controllo) relative alla completa

esecuzione (caricamento, decodifica, esecuzione) della seguente istruzione


assembler (Intel 80386 AT&T), assumendo che la CPU abbia tre BUS, che
l'istruzione sia composta da una sola parola e che (%EAX) rappresenti un metodo di
indirizzamento indiretto a registro (usare solamente le righe necessarie):

Universit di Verona
Dipartimento di Informatica
Architettura degli Elaboratori: esame 26/03/02

JMP

Cognome:.............................. Nome: ................................ Matricola: .......


Note:

(%EAX)
significato

le soluzioni devono essere opportunamente commentate,


vietato utilizzare appunti o libri.

1. .................................................................................................................................
2. .................................................................................................................................

1) Si codifichi in virgola fissa su 6 bit per la parte intera e 4 per la parte frazionaria il
numero razionale 53+(5/7). Qual l'errore percentuale commesso?

3. .................................................................................................................................
4. .................................................................................................................................
5. .................................................................................................................................
6. .................................................................................................................................
7. .................................................................................................................................
8. .................................................................................................................................
9. .................................................................................................................................

Si descriva, con un diagramma a blocchi, l'algoritmo per la somma di due numeri


in virgola mobile.

10. .................................................................................................................................

Si consideri una memoria cache 2-set associativa della dimensione di 64 Kbyte


con 1024 byte per blocco. La cache collegata ad una memoria di 4Mbyte
indirizzabile per byte. Definire le dimensioni ed il significato delle parti
dell'indirizzo della cache e dell'indirizzo della RAM.

Qual il numero pi piccolo positivo rappresentabile nello standard in virgola


mobile a singola precisione IEEE 754.

3) Si consideri il circuito sequenziale che riconosce la seguente sequenza di codici a


due bit: 11 00 00 11. Il circuito ha i seguenti ingressi uscite:

START[1]:
quando vale 1 il circuito pu iniziare, o riiniziare, il riconoscimento.
DATO[2]:
fornisce al circuito i valori della sequenza da riconoscere.
OK[1]:
viene posto a 1, per tre cicli di clock, quando la sequenza stata riconosciuta.
Viene mantenuto 0 in tutti gli altri casi.
NO[1]:
viene posto a 1, per un ciclo di clock, tutte le volte che, durante la fase di
riconoscimento della sequenza, sulla linea DATO presente un codice che non appartiene
allinsieme dei codici che costituiscono la sequenza. Viene mantenuto a 0 in tutti gli altri casi.

4) Data la funzione Booleana parzialmente specificata f(a, b, c, d, e):

On-set = {m9, m11, m19, m27, m28, m3, m4}

DC-set = {m8, m10, m18, m24, m25}

Calcolare col metodo di Quine-McCluskey i suoi implicanti primi. Identificare,


tra gli implicanti primi trovati, quelli che non necessario utilizzare durante il
calcolo della copertura ottima della funzione f, spiegandone il motivo.

Definire gli insiemi della FSM che descrive il circuito (gli ingressi e le uscite devono
essere considerati nell'ordine in cui sono stati descritti):

I={

O={

S={

Disegnare il grafo delle transizioni (STG) del controllore.

Descrivere, eventualmente estendendo o riducendo la tabella, la tabella delle


transizioni derivato dallo STG.
iI

sS