Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
INGENIERÍA ELECTROMECÁNICA.
Proyecto UPS
Electrónica III
Alumnos:
Vladimir Chaves Garro
Angelo Quiros Villegas.
William Vásquez Víquez
Jonathan Zuñiga Cambronero.
Universidad Central.
Fecha: 3 de Marzo, 2014.
UNIVERSIDAD CENTRAL.
INGENIERÍA ELECTROMECÁNICA.
1. Introducción.
Por lo tanto toda UPS dejo de ser un lujo para convertirse en una necesidad
para cualquier empresa donde los datos y la continuidad del negocio es un
reflejo de los ingresos económicos.
UNIVERSIDAD CENTRAL.
INGENIERÍA ELECTROMECÁNICA.
2. Objetivos.
¿Que es un UPS?
Por lo tanto una UPS, es un dispositivo que protege equipos electrónicos contra
posibles fallas eléctricas.
Un UPS es un dispositivo conectado entre la red eléctrica (conectado a la
alimentación de la empresa eléctrica) y los materiales que necesitan protección.
El UPS permite que los materiales reciban alimentación de una batería de
emergencia durante varios minutos en caso de que se produzcan problemas
eléctricos, en especial durante:
El UPS contribuye a la "disminución" del voltaje, es decir, elimina los picos que
sobrepasan ciertos niveles. Cuando se produce un corte de electricidad, la
energía almacenada en la batería de emergencia mantiene la fuente de
UNIVERSIDAD CENTRAL.
INGENIERÍA ELECTROMECÁNICA.
Son varios los nombres que recibe este tipo de equipos, a continuación enumero
los más comunes:
La "Carga" esta constituida por los aparatos a ser alimentados por el voltaje de
salida de UPS y de los cuales no deseamos se interrumpa la energía.
Existen diversos tipos de Topología de UPS y cada una de ellas tiene sus
ventajas y desventajas, es necesario conocerlas si deseamos aprender a reparar
UNIVERSIDAD CENTRAL.
INGENIERÍA ELECTROMECÁNICA.
El Inversor
La Batería.
Tipos:
Ese voltaje es muy pequeño, así que para obtener voltajes más altos, se
conectan varias celdas en serie o en batería, siendo esta la razón por la cual se
les llama baterías.
A continuación damos los voltajes por celda de diversos tipos de batería:
De tal manera que se tenía que dar mantenimiento de limpieza a dichas baterías
una o dos veces al año.
Ahora se tienen las baterías tipo Gel, las cuales son también de Plomo-Acido
pero el ácido está contenido en forma de gelatina y de esta manera la batería no
tiene líquido que derramar aparte de otras ventajas.
Voltaje de flotación:
El voltaje de flotación para las baterías de Gel es de 2.25 volts por celda (VPC).
En las baterías que tienen líquido como las de auto, una vez descargadas es
necesario darles un voltaje de recarga el cual es ligeramente mayor al de
flotación siendo del valor de 2.33 VPC
Pero en las baterías tipo Gel no se recomienda darles voltaje de igualación una
vez que se descarga la batería. Con el voltaje de flotación es suficiente para
recargarlas.
Fin de la descarga:
Control:
UNIVERSIDAD CENTRAL.
INGENIERÍA ELECTROMECÁNICA.
Finalmente, el UPS está controlado por una tarjeta lógica donde generalmente
encontramos un Microcontrolador o un microprocesador que sería el que toma
decisiones tales como las siguientes:
Hay equipos UPS desde 250 Volt-amperes hasta 1000 Kva, así es que
obviamente la Lógica de Control del equipo varía grandemente dependiendo del
UPS y la capacidad.
Hay mucha confusión en el mercado sobre los diferentes tipos de sistemas de
UPS y sus características. En este documento se define cada tipo de UPS, se
discuten las aplicaciones prácticas de cada uno y se detallan sus ventajas y
desventajas. Con esta información se puede tomar una decisión educada sobre
la topología UPS apropiada para cada necesidad.
Tipos de UPS.
- Standby.
- Línea Interactiva.
- Standby-Ferro.
- Doble Conversión On-Line.
- Delta Conversion On-Line.
UPS Standby.
Los principales beneficios de este diseño son: alta eficiencia, pequeño tamaño y
bajo costo. Con un filtro apropiado y un circuito eléctrico de sobretensión de
corriente, estos sistemas también pueden proveer una filtración de ruido
adecuada y supresión de sobretensión.
UPS Standby-Ferro.
Las fortalezas de este diseño son: alta confiabilidad y excelente línea de filtrado.
De todos modos, el diseño tiene muy baja eficiencia, combinada con
inestabilidad cuando es usada con algunos generadores y modelos más
modernos de factores de potencia corregidos de computadoras (powerfactor
corrected computers), disminuyendo significativamente la “popularidad” de este
diseño.
La razón principal por la cual estos sistemas dejaron de ser los más utilizados es
porque pueden ser fundamentalmente inestables cuando operan con una carga
de provisión de energía de una computadora moderna.
Todos los servidores y routers grandes usan una fuente de energía “Power
Factor Corrected”
(Factor de Energía Corregido), la cual sólo provoca corriente sinusoidal desde el
utilitario, muy parecido a una lámpara incandescente.
Esta fina corriente provocada se consigue usando condensadores, mecanismos
que “lideran” el voltaje aplicado. El sistema UPS Ferro resonante utiliza
transformadores centrales pesados, los cuales tienen una característica
inductiva, lo que significa que la corriente “retrasa” el voltaje. La combinación de
estos ítems forma lo que es conocido como un circuito “tanque”. La resonancia o
“campanilleo” en un circuito “tanque” puede causar altas corrientes, las cuales
ponen en peligro la carga conectada.
Esto último típico de los UPS off-line, donde el cambio de alimentación desde la
línea eléctrica a la batería, insume un tiempo que puede afectar los aparatos
conectados al UPSEs un dispositivo que se encarga de "transformar" la tensión
de corriente alterna que tiene a la entrada en otra diferente a la salida, sea para
elevarla o reducirla.
UNIVERSIDAD CENTRAL.
INGENIERÍA ELECTROMECÁNICA.
Ejemplos
Montaje
Diagrama de instalación
Al final se adjuntaran las data sheet´s de los diferentes elementos utilizados para
el ensamblaje del presente proyecto.
Fotografías.
UNIVERSIDAD CENTRAL.
INGENIERÍA ELECTROMECÁNICA.
UNIVERSIDAD CENTRAL.
INGENIERÍA ELECTROMECÁNICA.
UNIVERSIDAD CENTRAL.
INGENIERÍA ELECTROMECÁNICA.
UNIVERSIDAD CENTRAL.
INGENIERÍA ELECTROMECÁNICA.
UNIVERSIDAD CENTRAL.
INGENIERÍA ELECTROMECÁNICA.
UNIVERSIDAD CENTRAL.
INGENIERÍA ELECTROMECÁNICA.
UNIVERSIDAD CENTRAL.
INGENIERÍA ELECTROMECÁNICA.
UNIVERSIDAD CENTRAL.
INGENIERÍA ELECTROMECÁNICA.
UNIVERSIDAD CENTRAL.
INGENIERÍA ELECTROMECÁNICA.
UNIVERSIDAD CENTRAL.
INGENIERÍA ELECTROMECÁNICA.
UNIVERSIDAD CENTRAL.
INGENIERÍA ELECTROMECÁNICA.
UNIVERSIDAD CENTRAL.
INGENIERÍA ELECTROMECÁNICA.
UNIVERSIDAD CENTRAL.
INGENIERÍA ELECTROMECÁNICA.
UNIVERSIDAD CENTRAL.
INGENIERÍA ELECTROMECÁNICA.
UNIVERSIDAD CENTRAL.
INGENIERÍA ELECTROMECÁNICA.
4. Recomendaciones.
5. Resultados.
Las pruebas efectuadas dieron resultados positivos, en los tiempos de reacción
esperados.
6. Conclusión.
La UPS funciono bien según los cálculos realizados y para fines requeridos.
7. Adjuntos.
1N5400G
RECTRON
SEMICONDUCTOR THRU
TECHNICAL SPECIFICATION
GLASS PASSIVATED 1N5408G
JUNCTION PLASTIC RECTIFIER
VOLTAGE RANGE 50 to 1000 Volts CURRENT 3.0 Amperes
FEATURES
* High reliability
* Low leakage
* Low forward voltage drop
* High current capability
* Glass passivated junction
DO-201AD
MECHANICAL DATA
* Case: Molded plastic
* Epoxy: Device has UL flammability classification 94V-O .052 (1.3)
DIA.
1.0 (25.4) .048 (1.2)
* Lead: MIL-STD-202E method 208C guaranteed
MIN.
* Mounting position: Any
* Weight: 1.18 grams
.375 (9.5)
.335 (8.5)
.220 (5.6)
DIA.
.197 (5.0)
1.0 (25.4)
MAXIMUM RATINGS AND ELECTRICAL CHARACTERISTICS MIN.
Ratings at 25 o C ambient temperature unless otherwise specified.
Single phase, half wave, 60 Hz, resistive or inductive load.
For capacitive load, derate current by 20%.
RATINGS SYMBOL 1N5400G 1N5401G 1N5402G 1N5404G 1N5406G 1N5407G 1N5408G UNITS
Maximum Recurrent Peak Reverse Voltage VRRM 50 100 200 400 600 800 1000 Volts
Maximum RMS Voltage VRMS 35 70 140 280 420 560 700 Volts
Maximum DC Blocking Voltage VDC 50 100 200 400 600 800 1000 Volts
Maximum Average Forward Rectified Current
IO 3.0 Amps
.375” (9.5mm) lead length at T L = 105oC
Peak Forward Surge Current 8.3 ms single half sine-wave
I FSM 150 Amps
superimposed on rated load (JEDEC method)
Typical Junction Capacitance (Note) CJ 40 pF
Typical Thermal Resistance R θJA 30 0
C/ W
0
Operating and Storage Temperature Range T J , T STG -55 to + 150 C
INSTANTANEOUS FORWARD
5 20
10
4 4
CURRENT, (A)
2
3 1.0
.4
2 TJ = 25
.2 Pulse Width=300us
Single Phase .1 1% Duty Cycle
1 Half Wave 60Hz
Resistive or
.04
Inductive Load
.02
0 .01
0 25 50 75 100 125 150 175 .6 .8 1.0 1.2 1.4 1.5
LEAD TEMPERATURE, ( ) INSTANTANEOUS FORWARD VOLTAGE, (V)
SURGE CURRENT
250 10
1.0
150
.4
100 TJ = 25
.1
50 .04
0 .01
1 2 4 6 8 10 20 40 60 80100 0 20 40 60 80 100 120 140
NUMBER OF CYCLES AT 60Hz PERCENT OF RATED PEAK REVERSE VOLTAGE, (%)
200
100
60
40
20
10
TJ = 25
6
4
2
1
.1 .2 .4 1.0 2 4 10 20 40 100
REVERSE VOLTAGE, ( V )
RECTRON
® 2N3904
APPLIANCE EQUIPMENT
■ SMALL LOAD SWITCH TRANSISTOR WITH
THERMAL DATA
2/5
2N3904
mm inch
DIM.
MIN. TYP. MAX. MIN. TYP. MAX.
3/5
2N3904
mm inch
DIM.
MIN. TYP. MAX. MIN. TYP. MAX.
A1 4.80 0.189
T 3.80 0.150
T1 1.60 0.063
T2 2.30 0.091
d 0.48 0.019
P0 12.50 12.70 12.90 0.492 0.500 0.508
P2 5.65 6.35 7.05 0.222 0.250 0.278
F1,F2 2.44 2.54 2.94 0.096 0.100 0.116
delta H -2.00 2.00 -0.079 0.079
W 17.50 18.00 19.00 0.689 0.709 0.748
W0 5.70 6.00 6.30 0.224 0.236 0.248
W1 8.50 9.00 9.25 0.335 0.354 0.364
W2 0.50 0.020
H 18.50 20.50 0.728 0.807
H0 15.50 16.00 16.50 0.610 0.630 0.650
H1 25.00 0.984
D0 3.80 4.00 4.20 0.150 0.157 0.165
t 0.90 0.035
L 11.00 0.433
I1 3.00 0.118
delta P -1.00 1.00 -0.039 0.039
4/5
2N3904
Information furnished is believed to be accurate and reliable. However, STMicroelectronics assumes no responsibility for the consequences
of use of such information nor for any infringement of patents or other rights of third parties which may result from its use. No license is
granted by implication or otherwise under any patent or patent rights of STMicroelectronics. Specification mentioned in this publication are
subject to change without notice. This publication supersedes and replaces all information previously supplied. STMicroelectronics products
are not authorized for use as critical components in life support devices or systems without express written approval of STMicroelectronics.
The ST logo is a trademark of STMicroelectronics
http://www.st.com
5/5
www.fairchildsemi.com
LM555/NE555/SA555
Single Timer
Features Description
• High Current Drive Capability (200mA) The LM555/NE555/SA555 is a highly stable controller
• Adjustable Duty Cycle capable of producing accurate timing pulses. With a
• Temperature Stability of 0.005%/°C monostable operation, the time delay is controlled by one
• Timing From µSec to Hours external resistor and one capacitor. With an astable
• Turn off Time Less Than 2µSec operation, the frequency and duty cycle are accurately
controlled by two external resistors and one capacitor.
Applications
8-DIP
• Precision Timing
• Pulse Generation
• Time Delay Generation 1
• Sequential Timing
8-SOP
R R R
GND 1 8 Vcc
OutPut
Output 3
Stage F/F 6 Threshold
Comp.
Reset 4 5
Control
Vref Voltage
Rev. 1.0.3
©2002 Fairchild Semiconductor Corporation
LM555/NE555/SA555
25°C)
Absolute Maximum Ratings (TA = 25°
Parameter Symbol Value Unit
Supply Voltage VCC 16 V
Lead Temperature (Soldering 10sec) TLEAD 300 °C
Power Dissipation PD 600 mW
Operating Temperature Range
LM555/NE555 TOPR 0 ~ +70 °C
SA555 -40 ~ +85
Storage Temperature Range TSTG -65 ~ +150 °C
2
LM555/NE555/SA555
Electrical Characteristics
(TA = 25°C, VCC = 5 ~ 15V, unless otherwise specified)
Notes:
1. When the output is high, the supply current is typically 1mA less than at VCC = 5V.
2. Tested at VCC = 5.0V and VCC = 15V.
3. This will determine the maximum value of RA + RB for 15V operation, the max. total R = 20MΩ, and for 5V operation, the max.
total R = 6.7MΩ.
4. These parameters, although guaranteed, are not 100% tested in production.
3
LM555/NE555/SA555
Application Information
Table 1 below is the basic operating table of 555 timer:
1. Monostable Operation
+Vcc
2
10
4 8 RA
RESET Vcc 10
1
kΩ
Ω
Trigger
Ω
kΩ
DISCH 7
Ω
=1
M
0k
10
1M
10
10
AA
R
2
Capacitance(uF)
TRIG 10
0
THRES 6
-1
10
3 OUT C1
CONT 5 -2
10
GND
RL 1 C2
-3
10
-5 -4 -3 -2 -1 0 1 2
10 10 10 10 10 10 10 10
Time Delay(s)
4
LM555/NE555/SA555
Figure 1 illustrates a monostable circuit. In this mode, the timer generates a fixed pulse whenever the trigger voltage falls
below Vcc/3. When the trigger pulse voltage applied to the #2 pin falls below Vcc/3 while the timer output is low, the timer's
internal flip-flop turns the discharging Tr. off and causes the timer output to become high by charging the external capacitor C1
and setting the flip-flop output at the same time.
The voltage across the external capacitor C1, VC1 increases exponentially with the time constant t=RA*C and reaches 2Vcc/3
at td=1.1RA*C. Hence, capacitor C1 is charged through resistor RA. The greater the time constant RAC, the longer it takes
for the VC1 to reach 2Vcc/3. In other words, the time constant RAC controls the output pulse width.
When the applied voltage to the capacitor C1 reaches 2Vcc/3, the comparator on the trigger terminal resets the flip-flop,
turning the discharging Tr. on. At this time, C1 begins to discharge and the timer output converts to low.
In this way, the timer operating in the monostable repeats the above process. Figure 2 shows the time constant relationship
based on RA and C. Figure 3 shows the general waveforms during the monostable operation.
It must be noted that, for a normal operation, the trigger pulse voltage needs to maintain a minimum of Vcc/3 before the timer
output turns low. That is, although the output remains unaffected even if a different trigger pulse is applied while the output is
high, it may be affected and the waveform does not operate properly if the trigger pulse voltage at the end of the output pulse
remains at below Vcc/3. Figure 4 shows such a timer output abnormality.
2. Astable Operation
+Vcc
100
RA (R A+2R B)
4 8 10
1k
Ω
RESET Vcc
10
7
Capacitance(uF)
kΩ
DISCH 1
10
2 TRIG
0k
Ω
RB
1M
Ω
THRES 6
0.1
10
M
Ω
3 OUT C1 0.01
CONT 5
GND
RL 1 C2 1E-3
100m 1 10 100 1k 10k 100k
Fr equency(Hz)
5
LM555/NE555/SA555
An astable timer operation is achieved by adding resistor RB to Figure 1 and configuring as shown on Figure 5. In the astable
operation, the trigger terminal and the threshold terminal are connected so that a self-trigger is formed, operating as a multi
vibrator. When the timer output is high, its internal discharging Tr. turns off and the VC1 increases by exponential
function with the time constant (RA+RB)*C.
When the VC1, or the threshold voltage, reaches 2Vcc/3, the comparator output on the trigger terminal becomes high,
resetting the F/F and causing the timer output to become low. This in turn turns on the discharging Tr. and the C1 discharges
through the discharging channel formed by RB and the discharging Tr. When the VC1 falls below Vcc/3, the comparator
output on the trigger terminal becomes high and the timer output becomes high again. The discharging Tr. turns off and the
VC1 rises again.
In the above process, the section where the timer output is high is the time it takes for the VC1 to rise from Vcc/3 to 2Vcc/3,
and the section where the timer output is low is the time it takes for the VC1 to drop from 2Vcc/3 to Vcc/3. When timer output
is high, the equivalent circuit for charging capacitor C1 is as follows:
RA RB
Vcc C1 Vc1(0-)=Vcc/3
dv c1 V cc – V ( 0- )
C ------------- = ------------------------------- (1)
1 dt RA + RB
V ( 0+ ) = V ⁄3 (2)
C1 CC
t
- – ------------------------------------
( R + R )C1
2 A B
V C1 ( t ) = V CC 1 – --- e (3)
3
Since the duration of the timer output high state(tH) is the amount of time it takes for the VC1(t) to reach 2Vcc/3,
6
LM555/NE555/SA555
t
- – ------------------------------------
H
2 2 ( R A + R B )C1
V ( t ) = --- V =V 1 – --- e (4)
C1 3 CC CC 3
t = C ( R + R )In2 = 0.693 ( R + R )C (5)
H 1 A B A B 1
The equivalent circuit for discharging capacitor C1, when timer output is low is, as follows:
RB
C1 VC1(0-)=2Vcc/3 RD
dv 1
C1
C 1 -------------- + ----------------------- V C1 = 0 (6)
dt R +R
A B
t
- -------------------------------------
2 ( R A + R D )C1
V C1 ( t ) = --- V (7)
3 CC e
Since the duration of the timer output low state(tL) is the amount of time it takes for the VC1(t) to reach Vcc/3,
tL
- ------------------------------------
( R A + R D )C1
-
1 2
--- V --
-
= V (8)
3 CC 3 CC e
t = C ( R + R )In2 = 0.693 ( R + R )C (9)
L 1 B D B D 1
Since RD is normally RB>>RD although related to the size of discharging Tr.,
tL=0.693RBC1 (10)
Consequently, if the timer operates in astable, the period is the same with
'T=tH+tL=0.693(RA+RB)C1+0.693RBC1=0.693(RA+2RB)C1' because the period is the sum of the charge time and discharge
time. And since frequency is the reciprocal of the period, the following applies.
1 1.44
frequency, f = --- = ---------------------------------------- ( 11 )
T ( R + 2R )C
A B 1
3. Frequency divider
By adjusting the length of the timing cycle, the basic circuit of Figure 1 can be made to operate as a frequency divider. Figure
8. illustrates a divide-by-three circuit that makes use of the fact that retriggering cannot occur during the timing cycle.
7
LM555/NE555/SA555
+Vcc
RA
4 8
RESET Vcc
7
Trigger DISCH
2 TRIG
6
THRES
Output
3 OUT
Input
GND
CONT 5 C
1
Figure 9. Circuit for Pulse Width Modulation Figure 10. Waveforms of Pulse Width Modulation
8
LM555/NE555/SA555
+Vcc
RA
4 8
RESET Vcc
7
DISCH
2 TRIG
RB
6
THRES
Output
3 OUT
Modulation
GND
CONT 5 C
1
Figure 11. Circuit for Pulse Position Modulation Figure 12. Waveforms of pulse position modulation
6. Linear Ramp
When the pull-up resistor RA in the monostable circuit shown in Figure 1 is replaced with constant current source, the VC1
increases linearly, generating a linear ramp. Figure 13 shows the linear ramp generating circuit and Figure 14 illustrates the
generated linear ramp waveforms.
+Vcc
RE R1
4 8
RESET Vcc
DISCH 7
2 TRIG Q1
THRES 6 R2
Output
3 OUT C1
CONT 5
GND
1 C2
Figure 13. Circuit for Linear Ramp Figure 14. Waveforms of Linear Ramp
In Figure 13, current source is created by PNP transistor Q1 and resistor R1, R2, and RE.
V –V
I CC E-
= -------------------------- ( 12 )
C R
E
Here, V
E is
R2
V = V + ---------------------- V ( 13 )
E BE R 1 + R 2 CC
9
LM555/NE555/SA555
When the trigger starts in a timer configured as shown in Figure 13, the current flowing through capacitor C1 becomes a
constant current generated by PNP transistor and resistors.
Hence, the VC is a linear ramp function as shown in Figure 14. The gradient S of the linear ramp function is defined as
follows:
Vp – p
S = ---------------- ( 14 )
T
Here the Vp-p is the peak-to-peak voltage.
If the electric charge amount accumulated in the capacitor is divided by the capacitance, the VC comes out as follows:
V=Q/C (15)
V Q⁄T
---- = ------------ ( 16 )
T C
S=I/C (17)
In other words, the gradient of the linear ramp function appearing across the capacitor can be obtained by using the constant
current flowing through the capacitor.
If the constant current flow through the capacitor is 0.215mA and the capacitance is 0.02µF, the gradient of the ramp function
at both ends of the capacitor is S = 0.215m/0.022µ = 9.77V/ms.
10
LM555/NE555/SA555
Mechanical Dimensions
Package
Dimensions in millimeters
8-DIP
)
6.40 ±0.20
0.031
0.79
0.252 ±0.008
1.524 ±0.10
0.060 ±0.004
0.018 ±0.004
0.46 ±0.10
(
#1 #8
0.362 ±0.008
MAX
9.20 ±0.20
0.378
9.60
#4 #5
0.100
2.54
5.08 3.30 ±0.30
MAX 0.130 ±0.012
0.200
7.62
0.300 3.40 ±0.20 0.33
0.134 ±0.008 0.013 MIN
+0.10
0.25 –0.05
+0.004
0.010 –0.002
0~15°
11
LM555/NE555/SA555
8-SOP
0.1~0.25
MIN
0.004~0.001
1.55 ±0.20
0.061 ±0.008
)
0.022
0.56
(
#1 #8
0.194 ±0.008
MAX
4.92 ±0.20
0.202
5.13
0.016 ±0.004
0.41 ±0.10
#4 #5
0.050
1.27
6.00 ±0.30 1.80
0.236 ±0.012 MAX
0.071
0.006 -0.002
0.15 -0.05
MAX0.004
MAX0.10
3.95 ±0.20
+0.004
+0.10
0.156 ±0.008
8°
5.72
0~
0.225
0.50 ±0.20
0.020 ±0.008
12
LM555/NE555/SA555
Ordering Information
Product Number Package Operating Temperature
LM555CN 8-DIP
0 ~ +70°C
LM555CM 8-SOP
Product Number Package Operating Temperature
NE555N 8-DIP
0 ~ +70°C
NE555D 8-SOP
Product Number Package Operating Temperature
SA555 8-DIP
-40 ~ +85°C
SA555D 8-SOP
13
LM555/NE555/SA555
DISCLAIMER
FAIRCHILD SEMICONDUCTOR RESERVES THE RIGHT TO MAKE CHANGES WITHOUT FURTHER NOTICE TO ANY
PRODUCTS HEREIN TO IMPROVE RELIABILITY, FUNCTION OR DESIGN. FAIRCHILD DOES NOT ASSUME ANY
LIABILITY ARISING OUT OF THE APPLICATION OR USE OF ANY PRODUCT OR CIRCUIT DESCRIBED HEREIN; NEITHER
DOES IT CONVEY ANY LICENSE UNDER ITS PATENT RIGHTS, NOR THE RIGHTS OF OTHERS.
www.fairchildsemi.com