Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
Contenidos
1.! Circuitos sumadores y restadores
!! Sumadores con propagacin de acarreo serie
! Semisumador. Sumador total. Sumador de n bits con acarreo serie
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008
B1 A1 bit 1 S1
B0 A0 bit 0 S0
4
Cn
Cn-1
C1
C0
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008
Semisumador
A 0 0 1 1 A B
B 0 1 0 1
S 0 1 1 0
Carry 0 0 0 1 Carry
A B
Half-Adder (SS)
Carry S
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008
Sumador completo
A B C_in
B 0 0 1 1 0 0 1 1
C_in 0 1 0 1 0 1 0 1
S 0 1 1 0 1 0 0 1
C_out 0 0 0 1 0 1 1 1
Full-Adder (SC)
C_out S
0 0 0 0 1 1 1 1
A B
SS
C_out
C_in
SS
S
6
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008
Sumador completo
A B C_in
B 0 0 1 1 0 0 1 1
C_in 0 1 0 1 0 1 0 1
S 0 1 1 0 1 0 0 1
C_out 0 0 0 1 0 1 1 1
Full-Adder (SC)
C_out S
0 0 0 0 1 1 1 1
S
0 1 1 0 0 1 1 0
Cout
0 0 0 1 1 1 0 1
7
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008
Sumador completo
A B C_in
B 0 0 1 1 0 0 1 1
C_in 0 1 0 1 0 1 0 1
S 0 1 1 0 1 0 0 1
C_out 0 0 0 1 0 1 1 1
Full-Adder (SC)
0 0 0 0 1 1 1 1
Carry
A B C_in
S
8
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008
B(0)
A(0)
B(1)
A(1)
C_in(1)
SS bit 0
C_out(0)
S(0)
B(2)
A(2)
C_in(2)
SC bit 1
C_out(1)
S(1)
B(3)
A(3)
C_in(3)
SC bit 2
C_out(2)
SC bit 3
C_out(3)
S(2)
#Retraso = f(#bits)
9
S(3)
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008
B(0)
A(0)
C_out
C_in
S(3)
S(2)
S(1)
S(0)
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008
10
S1
S0
Carry look-ahead
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008
11
Lgica de acarreo
C_in
C_out
Lgica de suma
S(3)
S(2)
S(1)
S(0)
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008
12
Sumador/restador en CA2.
Complemento a 2
! !
Nmeros positivos Nmeros negativos
01010 10110
+10d -10d
+
1
CA2(A)
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008
13
Sumador/restador en CA2.
A B = A + (-B)
A B
CA2 1 0
Res
S/R
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008
14
Sumador/restador en CA2.
SR
B(0) B(1) B(2) B(3) A(0) A(1) A(2) A(3)
C_in
B Sumador 4 bits S A
C_out
Sumador A 4 bits S
C_out
Detector de desbordamiento
OV
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008
15
Sumador/restador en CA2.
Ejercicio
A(7) B (7) S(7)
Detector de desbordamiento
OV
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008
16
Multiplicador.
Multiplicador 86d 15d 1290d decimal y binario " 1010110b " 0001111b " 10100001010b
A B
Multiplicador
5x6 5x8 desplazado a izqda 1 p. 6x1 desplazado a izqda 1 p. 8x1 desplazado a izqda 2 p.
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008
17
Multiplicador.
Binario
1s o 0s !! La multiplicacin binaria de dos nmeros A (m bits) y B (n bits) consiste en una suma de tantos elementos como bits tenga B (n). Cada elemento i es el nmero A desplazado a la izquierda i veces si el peso correspondiente de B vale 1 . En caso contrario el elemento i es 0 .
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008 18
Multiplicador.
A * B = A * (4*B(2)+2*B(1)+1*B(0))
*1
1 0
SHL(1)
*2
B(0)
1 0
+ +
Res
SHL(1)
*4
1 0
B(1)
B(2)
19
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008
Multiplicador.
A * 7 = A * (4+2+1)
*1
A
SHL(1)
*2
+ +
Res
SHL(1)
*4
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008
20
Multiplicador.
A * 5 = A * (4+0+1)
*1
A
SHL(1)
*2
+ +
Res
SHL(1)
*4
0
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008 21
Multiplicador.
B4 A4 A1B4 A2B4 A2B3 A3B4 A3B3 A2B2 A4B4 A4B3 A4B2 A4B1 P8 P7 P6 P5 P4
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008
22
Multiplicador.
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008
23
Unidad Aritmtico-Lgica
CarryIn
A Res
Overflow A>B A<B A=B CarryOut
Sel_Op
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008
24
Unidad Aritmtico-Lgica
Combinacional Bloque para la realizacin de operaciones aritmtico-lgicas: !! Suma Operaciones lgicas (bit a bit) A+B !! AND !! Resta !! OR A-B !! XOR !! Complemento a 2 !! XNOR -B !! NOT !! Comparacin A>B A<B RESTA A=B A A A A A A A A !! Desplazamiento a la izquierda SHL(A) $ !! Desplazamiento a la derecha A A A A A A A A SHR (A) "
7 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008
25
Referencias
%!
%!
%!
Circuitos y Sistemas Digitales. J. E. Garca Snchez, D. G. Toms, M. Martnez Iniesta. Ed. Tebar-Flores Electrnica Digital , L. Cuesta, E. Gil, F. Remiro, McGraw-Hill Fundamentos de Sistemas Digitales , T.L Floyd, Prentice-Hall
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008
26
26