CARRERA DE INGENIERIA ELECTRICA. Prcticas de Laboratorio de Electrnica III.

Practica No. 2

INSTTITUTO POLITECNICO NACIONAL Escuela Superior de Ingeniera Mecnica y Elctrica INGENIERIA ELECTRICA LABORATORIO DE ELECTRONICA III. PRACTICA No. 2 (FEBRERO 2012) Caractersticas de las compuertas 74LSXX y Comprobacin de Tablas de Verdad del INVERSOR, AND OR y sus complementos. Nmero de Equipo: _____ Grupo: ________
INTEGRANTES Nombre de los Alumnos: 1). ___________ ___________ ______________ 2). ___________ ___________ ______________ No. de Boleta: ____________ ____________

Nombre de los Profesores: Prof. Titular: ___________ ___________ _____________ Prof. Adjunto: ___________ ___________ _____________ Prof. Adjunto: ___________ ___________ _____________

Fecha de realizacin: ___________ Calificacin: ___________

JLDM

Pgina 1 de 6

CARRERA DE INGENIERIA ELECTRICA. Prcticas de Laboratorio de Electrnica III.

Practica No. 2

Prctica: Comprobacin de Tablas de Verdad de las Compuertas INVERSOR, AND OR.

OBJETIVOS

Que al trmino de esta Prctica, el alumno que la apruebe pueda mostrar saber como: a).- Disear un una red de carga teniendo niveles binarios de salida TTL-LS, para la comprobacin de compuertas lgicas. b).- Interpretar la hoja de datos de cada elemento que se empleara en la presente prctica, en cuanto a los niveles de voltajes y corrientes . c).- Interpretar las seales de entrada y salida, para comprobar las tablas de verdad para cada compuerta.
MATERIAL
1 CI LM555 1 Compuerta 74LS04, 74LS11, 74LS12, 74LS27, 74LS32, 74LS136, 74LS266 (Para el caso en que no se encuentran las mencionadas compuertas, adquirir los CI de otros nmeros, pero que sean del mismo tipo de compuertas). 1 Juego de Resistencias diferentes valores. 2 Capacitores de acuerdo a la tabla I. 4 Diodos 1N914 o 1N4148.

EQUIPO
1 Multmetros (Traer cuando menos 2 ms). 1 Osciloscopio. 1 Fuente de CD. 1 Protoboard 1Juego de Resistencias

DESARROLLO DE LA PRCTICA: 2.1 Empleando el Diseo del Generador de Reloj (Pulsos Rectangulares) de la prctica No. 1 con el circuito Integrado LM555, el cual servir para la comprobacin de las tablas de verdad de las compuertas.

Figura 2.1 Seal de Reloj empleando el CI LM555, para una frecuencia fija y el C. U. al 50%.
JLDM Pgina 2 de 6

CARRERA DE INGENIERIA ELECTRICA. Prcticas de Laboratorio de Electrnica III.

Practica No. 2

2.2.- Armar un circuito como el de la figura 2.2, Obtener el circuito de carga de la Tabla 2.2, para medir y reportar los datos estticos solicitados en la tabla 2.3. Hacer los clculos del circuito de carga y reportarlos. En esta tabla hay que considerar a PC = plena carga y SC = sin carga (a circuito abierto), as como las tensiones de VCC=5V, VD=0.9 V, y las corrientes IIH=20 A, y IIL=-400 A.

Mesa F. O.

1 8

2 9

3 10

4 11

5 12

6 13

7 14

8 15

9 16

10 17

11 18

12 19

13 13

14 12

15 18

16 20

Tabla 2.2. Fan Out para el clculo del circuito de carga. 1/6 74LS04 Vcc=5V

FIG. 2.2 Circuito para medir las condiciones estticas del Inversor 74LS04, con su voltaje de salida en el nivel bajo.

Para el Inversor bajo prueba: VIH= Vcc= 5V VOL SC VOL

PC

IOL PC

Tabla 2.3 Condiciones estticas del Inversor 74LS04 con su salida en el nivel bajo. 2.3.- Conectar el circuito como el de la figura 2.3, para medir y reportar los datos solicitados e n la tabla 2.4.

FIG. 2.3 Circuito para medir las condiciones estticas del Inversor 74LS04, con su voltaje de salida en el nivel alto. JLDM Pgina 3 de 6

CARRERA DE INGENIERIA ELECTRICA. Prcticas de Laboratorio de Electrnica III.

Practica No. 2

Para el Inversor bajo prueba: VIL= 0V - IIL SC -IIL PC VOH SC VOH PC

- IOH PC

Tabla 2.4 Condiciones del Inversor 74LS04 con su salida en el nivel alto. 2.4 Con el circuito de seal de Reloj, y empleando el contador 74LS193, armar el circuito de la figura2.4, en donde se conectaran las diferentes compuertas.

Figura 2.4 Circuito para obtener los tiempos de formacin, propagacin y Transicin.

2.5 Con la red de la figura 2.4 (sin CA conectado) y a la mxima frecuencia posible de la seal cuadrada, medir los tiempos tr, tf, tTLH, tTHL, tPLH, tPHL, ts y td del Inversor Lgico RTL y anotarlos en la Tabla 2.5. Dibujar
los 4 oscilogramas de los tiempos de retardo por propagacin tPLH, tPHL. La definicin de los diferentes tiempos de conmutacin (de acuerdo a la figura 2.5) son los siguientes:

tr (rise time)= Tiempo requerido por la seal de entrada d e un circuito lgico, para efectuar la
transicin entre el 10% y el 90% de la diferencia entre niveles binarios.

tf (fall time)= Tiempo requerido por la seal de entrada de un circuito lgico, para efectuar la transicin entre el 90% y el 10% de la difere ncia entre niveles binarios .

tTLH (transition time from = Tiempo requerido por la seal de salida de un circuito lgico, para Low to High
levis) efectuar la transicin entre el 10% y el 90% de la diferencia entre niveles binarios.

tTHL (transition time from = Tiempo requerido por la seal de salida de un circuito lgico, para High to Low
levis) efectuar la transicin entre el 90% y el 10% de la diferencia entre niveles binarios.

JLDM

Pgina 4 de 6

CARRERA DE INGENIERIA ELECTRICA. Prcticas de Laboratorio de Electrnica III.

Practica No. 2

Figura 2.5. Tiempos de Computacin y de Retardo por propagacin de un Inversor RTL.

tPLH (propagation delay time = Tiempo requerido por un circuito lgico, para obedecer la orden from Low to
High levels) de cambiar su salida del estado bajo (Low) al estado alto (High) (desde el 50% en la amplitud de la seal de entrada, hasta el 50% en la amplitud de la seal de salida).

tPHL (propagation delay time = Tiempo requerido por un circuito lgico, para obedecer la orden from High to
Low levels) de cambiar su salida del estado alto (High) al estado bajo (Low) (desde el 50% en la amplitud de la seal de entrada, hasta el 50% en la amplitud de la seal de salida).

ts (storage time)= Tiempo requerido por el transistor BJT de un circuito lgico Inversor RTL, para salir de la
regin de saturacin (hacia la regin activa), (desde el 90% en la amplitud de la seal de entrada, hasta el 10% en la amplitud de la seal de salida).

td (delay time)= Tiempo requerido por el transistor BJT de un circuito lgico Inversor RTL,para salir de la
regin de corte (hacia la regin activa), (desde el 10% en la amplitud de la seal de entrada, hasta el 90% en la amplitud de la seal de salida).

Frec. quad=_______KHz (Frec. mxima de la seal cuadrada sin carga y con carga).
Del 10% al 90% Entrada Del 90% al 10% Entrada Del 10% al 90% Salida Del 90% al 10% Salida Del 50% Ent al 50% Sal. Del 50% Ent. al 50% Sal. Del 90% Ent al 10% Sal. Del 10% Ent al 90% Sal.

tr
Valor Exp. SC Valor Exp. PC

tf

tTLH

tTHL

tPLH

tPHL

ts

td

TABLA 2.5 Tiempos de conmutacin del Inversor Lgico 74LS04.

2.6 Llenar las tablas de verdad de cada una de las compuertas, considerando que se introducen seales en la entrada y su salida para estas compuertas. 2.7 Dibujar en los oscilogramas respectivos, para cada una de las compuertas tanto la seal de entrada como la de salida.
JLDM Pgina 5 de 6

CARRERA DE INGENIERIA ELECTRICA. Prcticas de Laboratorio de Electrnica III.

Practica No. 2

Figura 2.6. Circuito armado con el LM555, y las diferentes compuertas.

Llenado de valores en estados lgicos ALTO=H y BAJO=L, para cada una de las compuertas.
A=Vent X=Vsal

A=Vent

B=Vent

C=Vent

X=Vsal

Compuerta 74LS04 A=Vent B=Vent X=Vsal

Compuerta 74LS32

Compuerta 74LS11

A=Vent

B=Vent

X=Vsal

A=Vent

B=Vent

C=Vent

X=Vsal

Compuerta 74LS12

Compuerta 74LS27

JLDM

Pgina 6 de 6

CARRERA DE INGENIERIA ELECTRICA. Prcticas de Laboratorio de Electrnica III.

Practica No. 2

A=Vent

B=Vent

X=Vsal

A=Vent

B=Vent

X=Vsal

Compuerta 74LS136

Compuerta 74LS266

2.9 Con las compuertas que tiene, de acuerdo a la tabla 2.4 realizar las funciones algebraicas booleanas que se indican, fsicamente y obtener las respuesta de salida de acuerdo a la excitacin de las entradas.

Mesa Funcin Booleana. Mesa Funcin Booleana.

1 y 10

3 y 11

5 y 12

7 y 15

ABC + ABC AB C
2y9

ABC ABC AB C
4 y 12

ABC ABC AB C
6 y 14

ABC AB C ABC
8 y 16

ABC ABC ABC

ABC ABC ABC

ABC ABC ABC

ABC ABC AB C

Tabla 2.4. Realizar las funciones algebraicas booleanas con las compuertas que se tienen.
CALCULOS. Desarrollar los clculos correspondientes para la obtencin de las diferentes frecuencias en funcin de los dispositivos electrnicos. SIMULACIONES. Realizar las simulaciones de los circuitos propuestos en los puntos 2.1, 2.4 y 2.6, empleando el software Circuit Wizard o Proteus o Multisim o PSpice. COMENTARIOS Y APORTACIONES NUEVAS. Para este punto describa sus comentarios obtenidos durante el desarrollo de esta prctica, y que aportaciones usted hara de esta prctica. CONCLUSIONES Y HALLAZGOS. Conclusiones de cada uno de los integrantes, y que nuevos hallazgos logro descubrir de acuerdo a su experiencia con el acercamiento de esta asignatura. BIBLIOGRAFIAS. REFERENCIAS. ________________________________ FIN DE L A PRCTICA _________________________________
JLDM Pgina 7 de 6