Tema09.Dispositivos Logicos Programables

Dispositivos Lgicos Programables
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln
Universidad Carlos III de Madrid
Indice
!!
Tecnologas de implementacin de circuitos programables Circuitos programables simples Circuitos programables complejos (CPLD, FPGA)
!! !!
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008
Implementacin de circuitos digitales

!! !!
Lgica discreta Circuitos integrados a medida (ASIC, Application Specific Integrated Circuits) Circuitos programables (PLD, Programmable Logic Devices)
!!
! Simples
! Complejos
! PROM: Programmable Read Only Memory ! PLA: Programmable Logic Array ! PAL: Programmable Array Logic ! GAL: Generic Array Logic ! CPLD: Complex Programmable Logic Device ! FPGA: Field Programmable Gate Array
3
Tecnologas
!!
Transistor MOS de puerta flotante (EPROM-FLASH)

su tensin de puerta (conexiones programables)
! Transistores que, al aplicarles sobretensin, pueden mantener ! La memoria permite implementar funciones lgicas ! Se usan LUTs (Look-Up Tables) de 4 o 5 entradas ! Al fundirse un antifusible se produce un cortocircuito ! Los cortocircuitos tienen menor resistencia que los diodosfusibles, proporcionando mayores prestaciones
!!
Memoria RAM esttica (SRAM)
!!
Antifusibles
Circuitos programables simples

PLDs (Programmable Logic Devices)
Entradas + Inversores
Biestables (opcional)
Matriz AND
Matriz OR
Inversores + Salidas
Matrices programables
Matriz AND con OR fija
A B
Funcin X=A*B+A*NOT(B)+NOT(A)*NOT(B)
A B
Matrices programables
Matriz AND Matriz OR Tipos de PLDs
Matriz AND PROM PLA PAL GAL Fija Programable Programable Programable Matriz OR Programable Programable Fija Fija
!!
PLA
Notacin simplificada para las conexiones
Tipos de PLDs
PROM PAL
!!
Matriz AND fija (decodificador direcciones) Matriz OR programable (datos)
!! !!
Matriz AND programable Matriz OR fija

8
!!
Bloques de salida
Entrada-Salida combinacional
"#$%&'$() %&#'()#*+
Salida registrada
!
Salida de polaridad programable
entradas salidas
PAL 16 R 8
tipo salida
"###$ $
Nomenclatura
L: active Low H: active High P: polaridad programable R: registrada

9
GAL (Generic Array Logic)

Arquitectura como la de las PAL, pero con funciones de salida programables. OLMC: Output Logic Macrocell
%&#'()#*+
Configuracin registrada
"###$ $
"#$%&'$()
! !
Configuracin combinacional
10
Circuitos programables complejos

!!
CPLD: Complex Programmable Logic Devices FPGA: Field Programmable Gate Array Diferencias con los PLDs simples
!!
Fabricantes de CPLDs/ FPGAs
!!
!!
! Xilinx ! Altera ! Actel ! Atmel ! Lattice ! Cypress
! Arquitectura ! Cantidad de recursos

lgicos
11
CPLD: arquitectura
Altera MAX 7000
!! !!
Seales globales Bloques de matrices lgicas (LAB, Logic Array Blocks). 1 LAB = 16 macroceldas Matriz de interconexin programable (PIA, Programmable Interconnect Array) Bloques E/S
Figura extraida de MAX 7000 Programmable Logic Device Family Data Sheet, versin 6.6, Altera Corporation, junio 2003.
!!
!!
12
CPLD: macrocelda
Altera MAX 7000
6*B#,*+ 9,1:#,*+ 6*B#,*+ ,1-#,*+
Matriz AND
Matriz OR
Seales globales
Biestable programable
<,*#% 9,1:#,
7*,18*+ 9,1:#,*+
3&/(456
! !
"#$%&'()*(+*,*--&./ )*(0%1)2-$1+
37; >5?(((((@ 4 A-<=7;
Interconexin global
13
Interconexin local
!
Seleccin entrada biestable Seleccin reloj y habilitacin
Seleccin clear
Seleccin salida
CPLD: matriz de interconexin

Matriz de interconexin global (PIA)
!!
A los bloques lgicos
Entradas PIA
! Pines E/S ! Salidas LABs ! Entradas LABs
!
Seales de la matriz de interconexin
!!
Salidas PIA
Interruptores programables
14
CPLD: resumen de caractersticas

!!
Estructura de PAL con registros y lgica de interconexin Capacidad media (hasta 25000 puertas) Velocidad media/alta Consumo alto Tecnologa EPROM (reprogramable, no voltil) Precio bajo
!!
La matriz de interconexin global limita el tamao ISP (In-System Programming). JTAG.
!!
!!
!! !! !!
!!
15
FPGAs
!!
Field Programmable Gate Arrays (Matrices de puertas programables en campo) Superan las limitaciones en tamao de las CPLDs, mediante arquitecturas avanzadas Ofrecen mayor variedad de recursos lgicos
!!
!!
! Lgica combinacional ! Lgica secuencial ! Memoria RAM ! Conformadores de reloj ! Seales globales ! Multiplicadores
!!
Fabricantes
"! "! "! "!
Xilinx Altera Actel Atmel

16
FPGA: celda lgica bsica

A B C D !!
Funcin Combinacional
0 1
Funcin combinacional + Biestable Otras variaciones:
!!
! ! ! ! ! !
2 FC + 1 biestable 2 FC + 2 biestables Lgica de acarreos FC de 6 u 8 entradas Varias seales de reloj y reset Diferentes configuraciones del biestable: nivel, flanco de subida, flanco de bajada
17
!! !!
Funcionalidad adicional:
Funcin combinacional:
LUT (Look-Up Table): SRAM, voltil
FPGA: interconexiones
!!
Interconexiones programables
Celda lgica
! Locales:
! Abundantes y rpidas ! Para conectar celdas

cercanas
! Globales
! Para conectar zonas

lejanas
18
Arquitectura general
FPGA (Xilinx)
Bloques E/S
!!
Elementos bsicos
! Bloques lgicos ! Bloques de E/S ! Matrices de interconexin

programables
Bloques lgicos
Bloques lgicos
Bloques lgicos
Bloques lgicos
Multiplicadores
Bloques E/S
Bloques E/S
RAM
RAM
RAM
RAM
!!
Elementos avanzados
! Memoria RAM ! Gestores de reloj ! Multiplicadores
Bloques E/S
19
Bibliografa
!!
Webs de fabricantes:
! ! ! !
Xilinx: www.xilinx.com Altera: www.altera.com Actel: www.actel.com Lattice: www.latticesemi.com
!!
Fundamentos de Sistemas Digitales . Thomas L. Floyd. Pearson Prentice Hall Sistemas digitales: principios y aplicaciones , Tocci, Ronald J. Pearson Prentice Hall Dispositivos lgicos programables (PLD): diseo prctico de aplicaciones . Garca Iglesias, Jos Manuel. RaMa
!!
!!
20

Tema09.Dispositivos Logicos Programables

Caricato da

Informazioni sul documento

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

Tema09.Dispositivos Logicos Programables

Caricato da

Copyright:

Formati disponibili

Dispositivos Lgicos Programables

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln

Universidad Carlos III de Madrid

Implementacin de circuitos digitales

Transistor MOS de puerta flotante (EPROM-FLASH)

Memoria RAM esttica (SRAM)

Circuitos programables simples

Notacin simplificada para las conexiones

Matriz AND fija (decodificador direcciones) Matriz OR programable (datos)

Matriz AND programable Matriz OR fija

L: active Low H: active High P: polaridad programable R: registrada

GAL (Generic Array Logic)

Circuitos programables complejos

Fabricantes de CPLDs/ FPGAs

! Xilinx ! Altera ! Actel ! Atmel ! Lattice ! Cypress

! Arquitectura ! Cantidad de recursos

37; >5?(((((@ 4 A-<=7;

CPLD: matriz de interconexin

! Pines E/S ! Salidas LABs ! Entradas LABs

CPLD: resumen de caractersticas

La matriz de interconexin global limita el tamao ISP (In-System Programming). JTAG.

Xilinx Altera Actel Atmel

FPGA: celda lgica bsica

Funcin combinacional + Biestable Otras variaciones:

LUT (Look-Up Table): SRAM, voltil

! Abundantes y rpidas ! Para conectar celdas

! Para conectar zonas

! Bloques lgicos ! Bloques de E/S ! Matrices de interconexin

! Memoria RAM ! Gestores de reloj ! Multiplicadores

Xilinx: www.xilinx.com Altera: www.altera.com Actel: www.actel.com Lattice: www.latticesemi.com

Potrebbero piacerti anche