UNIVERSIDADE TECNOLGICA FEDERAL DO PARAN DEPARTAMENTO ACADMICO DE ELETROTCNICA CURSO DE ENGENHARIA INDUSTRIAL ELTRICA

Tpicos Especiais Em Eletrnica Industrial - Sistemas Embarcados Configurao e acesso aos pinos de E/S de propsito geral (GPIO)

Prof. Amauri Assef - amauriassef@utfpr.edu.br paginapessoal.utfpr.edu.br/amauriassef

UTFPR Campus Curitiba Prof. Amauri Assef 1

Sistemas Embarcados
Microcontroladores MCUs
Dispositivos digitais que agregam P + memrias + perifricos E/S Programados para funes especficas e embarcados em outro dispositivo Geralmente, automao e controle de produtos e perifricos Contraste com outros Ps de propsito geral (utilizados em PC) Escolhidos conforme a aplicao do projeto GPIOs, perifricos, interfaces, memorias, etc.
uP Mem. FLASH Mem. EEPROM GPIO digital ADC Timers SPI CAN Ethernet Ctrl. Interrupes
2

Mem. FLASH

USART

DAC

PWM

I2C

USB

RTC

UTFPR Campus Curitiba Prof. Amauri Assef

Sistemas Embarcados
Microcontrolador MK60DN512VMD10
Fabricante Freescale Semiconductor, Inc. (www.freescale.com) MCU do portflio da famlia Kinetis

UTFPR Campus Curitiba Prof. Amauri Assef

Sistemas Embarcados
Caractersticas do MCU MK60DN512VMD10
32-bit ARM Cortex-M4 core with DSP instructions 100MHz maximum core operating frequency 144 MAPBGA, 13mm x 13mm, 1.0mm pitch package 1.71V 3.6V operating voltage input range 512 Kbytes of program flash, 128 Kbytes of static RAM External bus interface Power management controller with 10 different power modes Multi-purpose clock generator with PLL and FLL operation modes 16-bit SAR ADC, 12-bit DAC High-speed analog comparator with 6-bit DAC Programmable voltage reference
4

UTFPR Campus Curitiba Prof. Amauri Assef

Sistemas Embarcados
Caractersticas do MCU MK60DN512VMD10
USB full-speed/low-speed OTG/Host/Device controller with device charge detect 10/100 Mbps Ethernet MAC SPI, I2C (w/ SMBUS support), UART (w/ ISO7816 and IrDA), CAN, I2S SD Host Controller (SDHC) GPIO with pin interrupt support, DMA request capability, digital glitch filtering Capacitive touch sensing inputs (TSI) Debug interfaces: JTAG, cJTAG, SWD Trace: TPIO, FPB, DWT, ITM, ETM, ETB

UTFPR Campus Curitiba Prof. Amauri Assef

Sistemas Embarcados
Quadro resumo dos dispositivos da famlia K60
Manual de referncia: K60 Sub-Family Reference Manual K60P144M100SF2V2RM.pdf

UTFPR Campus Curitiba Prof. Amauri Assef

Sistemas Embarcados
Placa TWR-K60D100M
Tower compatible microcontroller module MK60N512VMD100: K60N512 in a 144 MAPBGA with 100MHz operation Touch Tower Plug-in Socket General purpose Tower Plug-in (TWRPI) socket On-board JTAG debug circuit (OSJTAG) with virtual serial port Three axis accelerometer (MMA7660) Four (4) user-controllable LEDs Four (4) capacitive touch pads Two (2) user pushbutton switches Potentiometer Battery Holder for 20mm lithium battery (e.g. 2032, 2025) SD Card slot
7

UTFPR Campus Curitiba Prof. Amauri Assef

Sistemas Embarcados
Placa TWR-K60D100M

UTFPR Campus Curitiba Prof. Amauri Assef

Sistemas Embarcados
Placa TWR-K60D100M

UTFPR Campus Curitiba Prof. Amauri Assef

Sistemas Embarcados
Placa TWR-K60D100M

UTFPR Campus Curitiba Prof. Amauri Assef

10

Sistemas Embarcados
Placa TWR-K60D100M Conector E/S e pinagem

UTFPR Campus Curitiba Prof. Amauri Assef

11

Sistemas Embarcados
GPIOs (General-Purpose Input/Output) cap. 55
Representam os mdulos para leitura e escrita de dados para interfaceamento com demais dispositivos e perifricos Nos MCUs Kinetis cada porta possui 32 pinos [31:0] Cada porta conectada ao MCU atravs de uma bridge perifrica (barramento), possibilitando a comunicao do MCU com mdulos mais lentos

UTFPR Campus Curitiba Prof. Amauri Assef

12

Sistemas Embarcados
Diagram em blocos do mdulo GPIO do MCU Kinetis
1

PORTA
32 1

Bridge perifrica

PORTB
32 1

PORTC
32 1

ARM Cortex M4 CPU

PORTD
32 1

PORTE
32
UTFPR Campus Curitiba Prof. Amauri Assef 13

Sistemas Embarcados
Registradores do GPIO
Cada porta possui um conjunto de registradores para controle dos pinos Port Data Direction Register (GPIOx_PDDR) configura entrada ou sada Port Data Output Register (GPIOx_PDOR) configura o nvel lgico do pino Port Set Output Register (GPIOx_PSOR) nvel lgico 1 para setar o pino Port Clear Output Register(GPIOx_PCOR) nvel lgico 1 para zerar o pino

UTFPR Campus Curitiba Prof. Amauri Assef

14

Sistemas Embarcados
Port Toggle Output Register (GPIOx_PTOR) nvel lgico 1 para inverter o nvel lgico presente no pino Port Data Input Register (GPIOx_PDIR) registro para leitura da porta

UTFPR Campus Curitiba Prof. Amauri Assef

15

Sistemas Embarcados
Mapa de memria do GPIOA (PORTA)

UTFPR Campus Curitiba Prof. Amauri Assef

16

Sistemas Embarcados
Diagrama em blocos das operaes do GPIO
Data Output Register Output Buffer Inv MUX Set Output Register Clear Output Register Toggle Output Register

Pin Pad Input Buffer

Data Direction Register

Data Input Register

UTFPR Campus Curitiba Prof. Amauri Assef

17

Sistemas Embarcados
Registradores do GPIO ativao do clock
Na configurao padro os clocks de reas especficas que no esto em uso so desativados, reduzindo o consumo dinmico necessrio. Para utilizar um perifrico particular ou recurso o usurio precisa ativar esse relgio para cada item individualmente atravs do registro: System Clock Gating Control Register 5 (SIM_SCGC5)

UTFPR Campus Curitiba Prof. Amauri Assef

18

Sistemas Embarcados
Registradores do GPIO seleo do MUX
Cada pino do MCU ligado a um multiplexador. Isso permite que cada pino possa executar diversas funes, bem como otimizar a funcionalidade em encapsulamentos menores. O multiplexador de sinais e outras opes de pinos podem ser configurados no: Pin Control Register n (PORTx_PCRn)

UTFPR Campus Curitiba Prof. Amauri Assef

19

Sistemas Embarcados
Pin Control Register n (PORTx_PCRn)
Configuraes: interrupo, DMA, multiplexador dos pinos, capacidade de corrente (Drive Strength Enable), sada com dreno aberto (Open Drain Enable), filtro dos pinos de entrada, valocidade (Slew Rate Enable), pull up, pull down, etc. Verificar Reference Manual para maiores detalhes

UTFPR Campus Curitiba Prof. Amauri Assef

20

Sistemas Embarcados
Cdigo exemplo para configurao do GPIO
Teste para configurao de LED (PTA11) no pino e chave SW1 (PTA19): 1. Habilitar o respectivo clock para cada PORT registro SIM_SCGC5 2. Configurar o registro PORTx_PCRn (x= A,B,C..E , n = 0..31) para GPIO

UTFPR Campus Curitiba Prof. Amauri Assef

21

Sistemas Embarcados

UTFPR Campus Curitiba Prof. Amauri Assef

22

Sistemas Embarcados
Referncias:
1) 2) 3) 4) 5) 6) 7) 8) 9) 10) 11) www.freescale.com/TWR-K60N512 www.freescale.com/kinetis TWR-K60N512-QSG: Quick Start Guide TWR-K60N512-SCH: Schematics TWR-K60N512-PWA: Design Package TWRPI-SLCD-SCH: Schematics TWRPI-SLCD-PWA: Design Package K60 Family Product Brief K60 Family Reference Manual Kinetis Quick Reference User Guide (QRUG) Tower Configuration Tool

Agradecimento:
Freescale Semiconductor, Inc Sra. Damaris Ochoa, Coordenadora do Programa Universitrio da Freescale na Amrica Latina
UTFPR Campus Curitiba Prof. Amauri Assef 23