Universidad Nacional De Colombia Sede Bogot, Laboratorio de electrnica digital I

SUMADOR Y RESTADOR DE DOS BITS: MONTAJE ESTTICO

"icardo A. Urrego G cd.261811. Felipe Lizarazo V. cd. 285641 ! !
Resumen- Este informe de laboratorio compara experimentalmente los valores obtenido de los tiempos de propagacin de una compuerta NOT con los especificados en la hoja de datos por el fabricante, adems muestra la construccin de un oscilador en anillo mediante la conexin de compuertas inversoras en serie y realimentadas en la entrada. Palabras claves- Oscilador, Inversor, Propagacin, Compuerta. Figura 2. Esquema de un Full Adder de 4bits.[1]

I. INTRODUCCIN Se pueden realizar funciones aritmticas implementando circuitos lgicos, ya sean de funcionamiento combinacional o secuencial, donde la sencillez del circuito puede variar dependiendo de los criterios de diseo; puede ser ms sencillo un circuito que realice varias funciones (lgicas o aritmticas) que realizar un circuito independiente para cada funcin.[1] La suma de dos nmeros binarios se realiza bit a bit (bitwise), bastante parecido a la suma en base decimal donde al igual que en la suma binaria cuando se suman dos nmeros se genera un acarreo que se computa en la siguiente semisuma, esto se llama bit de acarreo (Cin).

Para realizar la resta se recurre al concepto de que una resta es una suma, es decir A-B es igual a A+(-B), en binario la implementacin de esta tcnica se logra mediante el complemento a 2. La necesidad de implementar un concepto como el del complemento a 2 se debe a que la representacin binaria de un nmero decimal no tiene signo; se utiliza para designar el signo de un nmero binario un bit extra denominado bit de signo y es el bit ms significativo de una palabra digital, si este bit es un 1 el nmero tiene signo negativo y si por el contrario es un 0 el nmero es de signo positivo. El complemento a 2, en forma muy simplificada, es invertir cada bit del nmero y sumarle un 1.[2] En esta prctica se realizar un circuito combinacional que haga tanto la funcin de sumar como de restar.

Figura 1. Esquema de sumador binario de 4 bits.[1]

Hay dos tipos de sumadores, medio sumador (HalfAdder) y sumador completo (Full Adder), se diferencian en que el medio sumador no tiene en cuenta el bit de acarreo, mientras el sumador completo si lo hace, por lo tanto la configuracin de un sumador completocontiene tantos semi sumadores como bits de las palabras digitales a sumar.[1]

II. PROCEDIMIENTO SECCIN A: SIMULACIONES Y TERIA EL montaje necesario para esta prctica es como se muestra en la figura, dos sumadores completos, un decodificador de BCD a siete segmentos, un display siete segmentos, dos compuertas XOR, una compuerta OR, una lnea de control, una compuerta NOT y dos entradas de dos bits cada una. A su vez, cada sumador completo est compuesto por dos semi sumadores y una compuerta OR, donde cada semi sumador est compuesto por una compuerta AND y una compuerta XOR.

Universidad Nacional De Colombia Sede Bogot, Laboratorio de electrnica digital I

La lnea de control se encarga de hacer la transicin del sistema para sumar o restar dos nmeros; para efectos de esta prctica la resta se realizar solo para los casos en que el primer nmero es mayor que el segundo, es decir nunca se tendr un resultado negativo. Cada sumador completo cumple la funcin de sumar un par de bits, teniendo en cuenta que las operaciones aritmticas implementadas con circuitos lgicos se realizan bit a bit. El papel de la lnea de control es el de realizar el complemento a uno del segundo nmero B y al mismo tiempo manejar el acarreo de entrada del sumador, que en una funcin global, es el encargado de realizar el complemento a dos.

!"#$%&%' %' !" !" !" !" #" #" #" #" +' !" !" #" #" !" !" #" #" 345' !" #" !" #" !" #" !" #"

(%)*&%' 3016' !" !" !" #" !" #" #" #" (12-' !" #" #" !" #" !" !" #"

Tabla 2. Tabla de verdad de un sumador completo

!"#$%&%' (%)*&%' %' +' %,-../0'' (12-' !" !" !" !" !" #" !" #" """#" !" !" #" #" #" #" !"
Tabla 1. Tabla de verdad de un semi sumador.

La columna del Acarreo es el resultado de una compuerta AND y la columna Suma es una XOR. Los tres primeros renglones de la tabla muestran una suma fcilmente entendible, pero cuando se hace la ltima suma, se ve que el resultado tiene dos cifras. Esto es as debido a que utilizamos el sistema de numeracin binario que tiene solo dos nmero, el "0" y el "1".En el caso de la ltima suma, esta debe dar como resultado "2" (en decimal) pero esta suma es en binario y el 2 no existe. Al igual que en el sistema decimal, cuando los nmeros ya no alcanzan (solo hay hasta el 9), se utilizan combinaciones de estos para ampliar el alcance de la cuenta. Ejemplos en nmero decimales: 10, 11, etc. En este caso se combina y el resultado es "10" que es 2 en sistema de numeracin binario. Como se puede ver aparece un "acarreo" (el "1" a la izquierda del 0) [4]

lo nico que se hace para incluir el acarreo en la suma es aadirlo a la operacin, este mismo circuito se puede formar anidando dos semisumadores, de manera que, la salida S del primer semisumador se conecte a una de las entradas del segundo semisumador, la entrada C0 se conecte con la otra entrada del semisumador, las salidas de acarreo se conectan a un or para proporcionar la salida del acarreo total de la suma (C1) y la salida S del segundo semisumador se queda como resultado total de la operacin.! En los casos en los que se est empleando un complemento a dos para representar nmeros negativos el sumador se convertir en un sumador-#$#%&'(%)&*![5] BCD 7 SEGMENTOS La funcin bsica de un decodificador es detectar la presencia de una determinada combinacin de bits (cdigo) en sus entradas y sealar la presencia de este cdigo mediante un cierto nivel de salida. El decodificador BCD a 7 segmentos tiene como entrada una palabra de cuatro bits con lo que proporciona hasta 16 salidas de siete bits, donde cada bit corresponde a un LED del display.[3] Existen dos tipos de display siete segmentos, display de nodo comn y display de ctodos comn, la nica diferencia entre ellos es que los LEDS de su interior encienden con un cero lgico en el primer caso y con un uno lgico en el segundo.

Universidad Nacional De Colombia Sede Bogot, Laboratorio de electrnica digital I

SECCIN B: EXPERIMENTALES

RESULTADOS

El sumador completo de dos bits a implementar tiene dos entradas, cada una de dos bits, cada bit se controla por separado mediante uno de los interruptores del dipswitch.

Figura 3. Esquemtico segmentos.[6]

de

un

display

siete

Es obvio entonces que el decodificador tendr siete salidas (una para cada LED del display), en ciertas ocasiones puede tener ocho salidas, para los displays que incluyen el punto.
Figura 6. Dipswitch DS-02. [7]

De la misma forma se manipula el bit de control, el cual es encargado de alternar entre las dos operaciones que puede realizar el circuito (suma y resta) De las dos entradas se tiene por convencin que los bits van de menos significativos a ms significativos de derecha a izquierda, por lo tanto la posicin 2 de cada dipswitch ser el bit menos significativo y la posicin 1 ser el bit ms significativo, es decir, las entradas se introducen al sistema de forma binaria. La salida del sistema, es decir la suma o la resta se presentan de forma decimal en el display siete segmentos; para esta prctica se utiliz un display de siete segmentos de ctodo comn y a cada LED se le asign una resistencia de 1k! conectada a tierra para evitar sobre voltajes y daos fsicos en el display. Se puede observar que la suma de cada bit se realiza justo despus de una modificacin en el bit de acarreo que se genera inmediatamente despus de cada semisuma , esto tambin aplica para la resta, porque el bit de control modifica por si mismo el bit de acarreo inicial de la suma para modificar la operacin a realizar, los tiempos de sincrona entre el cambio manual de una o las dos entradas no debe ser un problema, esto debido a que el sistema reacciona mucho ms rpido de lo que podra cambiar la entrada.
Figura 5. Tabla de verdad para un Codificador BCD a siete segmentos

Figura 4. Esquemtico de un montaje para un decodificador BCD a display siete segmentos.

Universidad Nacional De Colombia Sede Bogot, Laboratorio de electrnica digital I

El papel que desempea el bit de control, as como los sumadores y el codificador de BCD a siete segmentos se detallan y se explican en las secciones anteriores. No se considera hacer una comparacin entre la parte terica y los resultados prcticos obtenidos, debido a que para esta prctica ambas se pueden considerar como equivalentes y no hay ninguna diferencia notable entre ellas. III. CONCLUSIONES La capacidad de suma del circuito a implementar se ve afectada por la capacidad el circuito para almacenar y tener en cuenta los acarreos producidos por cada operacin. As mismo, cada acarreo producido es la unin para los sumadores anidados que se quieran implementar. Aunque el montaje de un sumador de dos bits manual es en principio un montaje esttico, (es decir que no deber recibir una seal habilitadora para hacer una tarea), no es del todo cierto en este caso, porque la seal de sincrona para el sistema en este caso seria el bit de acarreo que se genera despus de cada semisuma del sistema. El tiempo de propagacin de las compuertas lgicas contenidas en este sistema no representa una preocupacin, debido a que estos se dan en el orden de los nanosegundos y no es posible para una persona realizar un cambio en las entradas del sistema a una velocidad superior o igual. Es posible implementar una codificacin de ms de 4 bits para hacer otras representaciones (por ejemplo letras) con el display siete segmentos. Para los circuitos lgicos no se deben mezclar dispositivos de diferentes tecnologas, esto debido a los tiempos de propagacin tpicos de cada una de ellas, lo que puede ocasionar comportamientos indeterminados o indeseados en el sistema.

[4]www.unicrom.com/dig_suma_binaria.asp [5]www.unicrom.com/dig_suma_binaria_complet o.asp [6]www.virtual.unal.edu.co/cursos/ingenieria/200 0477/lecciones/030301.htm [7]www.tradekool.com/products/171746/DS-02dip-switch.html

IV. REFERENCIAS [1]www.virtual.unal.edu.co/cursos/ingenieria/200 0477/lecciones/030901.htm [2]www.carlospes.com/curso_representacion_dato s/05_04_complemento_a_2.php [3] www.doctronics.co.uk/4511.htm