Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
Objetivo
Ilustrar os conceitos, a estrutura e o comportamento dos circuitos lgicos que realizam as funes de chaveamento.
Contedo
Introduo Representao de variveis binrias Portas CMOS Efeito da Carga Margem de Rudo Barramentos Drivers de trs estados Evoluo Acondicionamento
3
Introduo
Realizao de sistemas digitais em 2 nveis:
1.
2.
certas caractersticas neste nvel que determinam se a rede de portas fisicamente realizvel
4
Contedo
Introduo Representao de variveis binrias Portas CMOS Efeito da Carga Margem de Rudo Barramentos Drivers de trs estados Evoluo Acondicionamento
5
Regio VH 2,0V 0,8 V 0,6 V VHmin Regio Proibida VLmax Regio VL VLmin
Contedo
Introduo Representao de variveis binrias Portas CMOS Efeito da Carga Margem de Rudo Barramentos Drivers de trs estados Evoluo Acondicionamento
7
VCA
resistncia entre A e B muito baixa: chave FECHADA (ligada)
VBC
resistncia entre A e B muito baixa: chave FECHADA (ligada)
VTh
VTp
B C VCA
transistor nMOS
VBC C
B pS A
nS A
smbolo lgico
transistor pMOS
smbolo lgico
B dreno fonte A
8
Exemplo
Porta NOT
VDD vout x vin VDD z vout Vin Terra (0V) vin VH VL vout VL VH x z VTn x 1 0 VDD-VTp VTDD z 0 1
9
pS fechada nS aberta
pS aberta nS fechada
Exemplos
NAND
x y z x y
NOR
z
AND
x y z x y
OR
z
x 0 0 1 1
y 0 1 0 1
z 1 1 1 0
z 1 0 0 0
z 0 0 0 1
z 0 1 1 1
10
Exemplos
XOR
x y z
NOTXOR
x y z
x 0 0 1 1
y 0 1 0 1
z 0 1 1 0
z 1 0 0 1
11
Exemplos
Portas complexas AND-OR-INVERT
u v x y z x y
OR-AND-INVERT
u v z
z = ( uv + xy )
z = ( u+v ) ( x+y )
12
Contedo
Introduo Representao de variveis binrias Portas CMOS Efeito da Carga Margem de Rudo Barramentos Drivers de trs estados Evoluo Acondicionamento
13
Retardo de propagao
o tempo entre pontos pr-definidos (normalmente 50%) nos sinais de entrada e seu efeito na sada.
x alto ENTRADA 50% baixo 50% z
alto SADA baixo Retardo de propagao de alto para baixo tpHL 50% tpLH 50% Retardo de propagao de baixo para alto
14
Tempo de Transio
o tempo para que um sinal se modifique entre pontos pr-definidos (normalmente 10% e 90%) durante uma transio).
alto baixo 10%
90%
90% 10%
Retardo de subida
tr
tf
Retardo de descida
15
Efeito da carga
O nmero de entradas ligadas a uma sada numa rede lgica afetam os nveis (carga esttica - Rin) e os tempos do sinal na sada (carga dinmica - Cin).
Circuito equivalente para a entrada de uma porta Iin porta vin Cin Rin
16
Efeito da carga
A carga total aplicada a uma sada a combinao das cargas de todas as cargas de entrada a ele conectadas.
VDD
x vin
z vout
Iin Cin
...
Terra (0V)
Para sada alta, quanto maior o nmero de entradas, menor vout (carga esttica) e maior o tempo de propagao tp (carga dinmica). Anlogo para sada baixa.
17
alto SADA baixo carga A tpHL para carga A tpHL para carga B
18
carga B
3.
Uma unidade de carga-padro definida para a famlia (normalmente NOT) A carga das entradas de porta dada em termos desta unidade, o chamado fator de carga da entrada (I) A carga total de uma sada (L) a soma dos fatores de carga de todas as entradas conectadas quela sada.
19
As caractersticas de tempo da sada de porta so dadas em termos desta carga total. Normalmente os retardos de propagao dependem linearmente desta carga, p.ex.: tpLH = 0,10 + 0,04 L ns
20
10
Fanout, fanin
Porta AND com fanin = 3
Fator de fanout:
a carga mxima tolervel a ser aplicada a uma sada lgica de modo que os tempos de propagao sejam aceitveis. normalmente definida em termos de nmeros de carga padro (p.ex., 12).
Fanin:
o nmero de entradas de uma porta. Quanto maior, menor a diferena entre as tenses alta e baixa e maiores os tempos de propagao.
21
Contedo
Introduo Representao de variveis binrias Portas CMOS Efeito da Carga Margem de Rudo Barramentos Drivers de trs estados Evoluo Acondicionamento
22
11
Margem de Rudo
Para tolerar rudo fundamental que as faixas de tenso para entrada e sada difiram.
Nveis de sada Nveis de entrada VHmin (ENTRADA) Regio Proibida VLmax (SADA) VLmax (ENTRADA)
23
VHmin (SADA)
Retardo-Potncia
Normalmente, o aumento da velocidade (reduo dos retardos) vem acompanhado de um aumento de potncia dissipada. O produto retardo-potncia tem sido uma mtrica de qualidade de famlias de CIs Por exemplo, CMOS tem alta resistncia nas entradas das portas, e quase toda a potncia dissipada na transio dos sinais; esta vantagem diminui com aumento da frequncia.
24
12
Contedo
Introduo Representao de variveis binrias Portas CMOS Efeito da Carga Margem de Rudo Barramentos Drivers de trs estados Evoluo Acondicionamento
25
Barramento
um sistema de condutores inteiramente passivos que levam sinais para diversos dispositivos de entrada.
CPU
MEMRIA
E/S
Barramento
O nvel de tenso em um condutor do barramento pode ser determinado por no mximo uma de um conjunto de sadas.
26
13
um condutor do barramento
27
e x z
x0 e1 x1
VDD off
mdulo 1
smbolo
z=
x, se e=1 Z, se e=0
funo
off
mdulo n
en xn
14
Contedo
Introduo Representao de variveis binrias Portas CMOS Efeito da Carga Margem de Rudo Barramentos Drivers de trs estados Evoluo Acondicionamento
29
Evoluo
# transistores ~10 0-100 100-10.000 10.0001.000.000 >1.000.000 1965-1971 perodo Nvel de integrao SSI MSI LSI VLSI ULSI Funes tpicas Portas, flip-flops Somadores, contadores, registradores ROMs, PLAs, memrias pequenas Memrias grandes, microprocessadores
30
15
A lei de Moore
O nmero de transistores num chip dobrar a cada ano. Na realidade, a partir de 1970, o nmero tem dobrado mais ou menos a cada 18 meses.
31
Crescimento da Densidade
1 bilho
32
16
Contedo
Introduo Representao de variveis binrias Portas CMOS Efeito da Carga Margem de Rudo Barramentos Drivers de trs estados Evoluo Acondicionamento
33
Acondicionamento
Pastilha de silcio
34
17
Acondicionamento
Placa de Circuito Impresso
conector
ventuinhas
Fonte
35
Acondicionamento
Pastilha de Silcio
36
18
Acondicionamento
Conexo do chip aos pinos
37
Acondicionamento
Circuito encapsulado
38
19
Acondicionamento
Placa de Circuito Impresso
39
Acondicionamento
Backplane
40
20
Acondicionamento
Rack
41
Exercicios
Exerccio 1:Determine os retardos de propagao referentes
a uma porta NOR que tem as formas de onda de entrada (x e y) e sada (z) descritas abaixo.
x y z tempo 42
21
Exercicios
Exerccio 2:Em relao a determinada porta, os retardos de
propagao so dados pela expresso tpHL=0,43 + 0,15 L (ns) tpLH=0,35 + 0,25 L (ns) Mostre um par de formas de onda possvel para L =1 e para L = 2.
43
Exercicios
Exerccio 3:Determine os tempos de subida e descida do
diagrama de tempo descrito abaixo.
tempo
44
22
Exercicios
Exerccio 4:Determine as margens de rudo referentes
porta com as seguintes faixas de tenso: a < VH(ENTRADA) b c < VL(ENTRADA) d e < VH(SADA) f g < VL(SADA) h
45
Dispositivos de Chaveamento
Fim
46
23