Sei sulla pagina 1di 18

Capitolo 9

Risposta in frequenza

Una approfondita analisi in frequenza è motivata dalla necessità di utilizzare circuiti retroazionati
nell’implementazione di gran parte delle funzioni richieste nel processamento di segnale in banda base. Si tratta di segnali
la cui frequenza può andare da qualche decina di hertz fino a qualche decina di megahertz, passando dal segnale telefonico
(300 Hz-3.4 kHz), al segnale audio di alta qualità (20 Hz- 20 kHz), al segnale video tradizionale (alcuni megahertz) per
arrivare alle frequenze di 10-20 MHz del segnale video di alta definizione.
Il processamento dei segnali in banda base richiede spesso la realizzazione di funzioni complesse e di elevata
accuratezza la cui implementazione è basata su topologie retroazionate facenti frequentemente uso di amplificatori ad alto
guadagno per soddisfare gli elevati requisiti di stabilità dei parametri di prestazione normalmente richiesti.
Trattandosi di amplificatori operanti ad anello chiuso diventa di fondamentale importanza andare a valutare poli e zeri
(non solo quindi quelli dominanti) sia per garantire il desiderato grado di stabilità in frequenza, sia, come si vedrà più
avanti, per una corretta definizione della banda ad anello chiuso. Essendo la stabilità legata al contributo di fase alla
frequenza di transizione (frequenza alla quale il guadagno di anello è unitario), e potendo tale frequenza in alcuni casi
raggiungere le decine o persino centinaia di megahertz (processamento in banda video), poli e zeri di altissima frequenza
(diverse centinaia di megahertz) devono essere considerati attentamente in quanto danno contributi di fase affatto
trascurabili. Per esempio, un polo o un zero a frequenza 10 volte più alta della frequenza di transizione da un contributo di
fase di circa 6 gradi.
Calcolando la FdT ci si accorge subito che, anche un circuito molto semplice costituito dalla cascata di un collettore
comune con un emettitore comune, conduce ad una rete di 3 poli e 2 zeri che è al limite di ciò che verosimilmente è
possibile fare con un calcolo manuale. Se si complica il circuito aggiungendo più stadi e si sostituisce ad ogni transistore il
modello equivalente per piccolo segnale, si è subito alle prese con una rete di notevole complessità e di elevatissimo ordine.
I programmi software che si possono utilizzare per analizzare le reti elettriche di interesse permetteranno di calcolare
la funzione di trasferimento e quindi i poli e gli zeri, ma tali poli e zeri hanno generalmente un’espressione così complicata
che non sarà affatto facile trovare la strada di una semplificazione matematica. In ogni caso, un’analisi con programmi di
calcolo fatta a questo livello priverebbe spesso della possibilità di comprendere a fondo il comportamento fisico del
circuito.
D’altra parte è di fondamentale importanza disporre di equazioni per i poli e gli zeri, contenenti pochi termini
dominanti anche se di non elevata precisione (errori del 20-30% sono più che accettabili), su cui basare sia una prima
progettazione carta e penna, sia la successiva ottimizzazione tramite calcolatore.
Fortunatamente il calcolo di poli e zeri in maniera semplice è intrinsecamente resa possibile dalla natura delle
configurazioni circuitali di base impiegate nella progettazione elettronica.
Infatti è possibile dimostrare, e indirettamente verrà fatto, che:

 Poli e zeri sono generalmente reali


 Poli e zeri sono generalmente poco interagenti

IX - 1
Risposta in frequenza

Il fatto che i poli sono poco interagenti significa che i circuiti che si andranno ad analizzare possono, con buona
approssimazione, essere ricondotti al modello semplificato di fig. 9.1, dove ciascuna maglia è indipendente dalle altre.

Ri

V1 V2 Vo
+
Vi Ci gmV1 Ro1 Co1 gmV2 Ro2
- Co2

Fig. 9.1 Modello semplificato per un circuito con maglie non interagenti

Grazie a questa rappresentazione semplificata, la cui funzione di trasferimento è:

Vo g m1 Ro1 ⋅ g m 2 Ro 2
A( s ) = =
Vi (1 + sRi Ci )(1 + sRo1Co1 )(1 + sRo 2 Co 2 )

si può immediatamente calcolare i poli in quanto legati a semplici costanti di tempo.


Tuttavia i circuiti nella realtà non si presentano in questo modo per via delle capacità C µ nei BJT e C gd nei MOS che
mettono in comunicazione le maglie e sono quindi responsabili degli zeri della FdT.
Per gli zeri quindi si dovrà ricorrere ad una tecnica appropriata di calcolo, da applicare prima che il circuito venga
trasformato secondo la fig. 9.1. Questo calcolo può essere eseguito sulla base del modello in fig. 9.2, notando che uno zero
è presente ogni qualvolta esiste un cammino capacitivo che collega un ingresso con una uscita, intendendo con ingresso ed
uscita due nodi di trasmissione locale del segnale e non soltanto l’ingresso e l’uscita dell’intero circuito.

Cf
Cf
ZS
+
ZS
+ A Vo Vi
Vs Vo
- - ZL Vs +
-
GMVi ZL

Fig. 9.1 Cammino capacitivo tra ingresso e uscita Fig. 9.2 Modello semplificato del circuito di fig.9.1

Uno zero si ha quando:

Vo ( s ) = 0

e poiché

Vo ( s ) = I o ( s ) ⋅ z L

deve essere:

I o (s) = 0

che si verifica quando la corrente su C f eguaglia quella del generatore comandato, cioè quando:

(Vi − Vo ) ⋅ sC f = G M Vi (9.1)
G
Vo = 0 ⇒ Z = M (9.2)
Cf

IX - 2
Risposta in frequenza

Si nota che se il condensatore è connesso tra due nodi il cui guadagno è di tipo non-invertente lo zero è nel semipiano
sinistro, altrimenti si troverà nel semipiano destro. Pertanto l’approccio mostrato dà anche l’informazione corretta di
segno, cosa di fondamentale importanza nella valutazione del contributo di fase da esso introdotto.
Dopo aver opportunamente calcolato gli zeri secondo l’approccio appena descritto, si devono introdurre tecniche di
calcolo dei poli che consentano di ricondursi alla forma semplificata di fig. 9.1. Alcuni teoremi, o semplici accorgimenti
matematici, come il teorema di Miller, il metodo di Cartesio ed il metodo delle costanti di tempo, congiuntamente a
considerazioni circuitali derivate da una attenta osservazione della rete, possono aiutare nel calcolo semplificato della
funzione di trasferimento.

9.1 Teorema di Miller


Hp: Sia data una rete lineare e bidirezionale (tale cioè che valga il teorema di reciprocità), ai suoi nodi A e B è
connessa l’ammettenza Y. Sia K il rapporto costante tra le tensioni dei nodi B e A rispetto al nodo di riferimento.
Ts: Allora la rete è equivalente alla rete ottenuta dalla precedente sconnettendo l’ammettenza Y e connettendo le
ammettenze Y1 = Y ⋅ (1 − K ) e Y2 = Y ⋅ (1 − 1 K ) rispettivamente tra il nodo A ed il nodo di riferimento e tra il
nodo B ed il nodo di riferimento, dove K é il rapporto di trasferimento di tensione.

Y
VB
K =ˆ
VA
A B
Y1 Y2
Y1 = Y ⋅ (1 − K )
A B
RETE
RETE
Y2 = Y ⋅ (1 − 1 K )

Fig. 9.3 Fig. 9.4

In particolare se Y = sC si ha:

C1 = C (1 − K ) A B
A B C1 C2
C 2 = C (1 − 1 K )
RETE
RETE

Fig. 9.5 Fig. 9.6

Chiaramente questo tipo di trasformazione risulta utile solo se K é una quantità reale. Il teorema di Miller permette
di semplificare l’analisi del circuito in quanto va incontro all’obiettivo di disaccoppiare le maglie della rete.
E’ necessario notare che poiché gli amplificatori che si studiano sono unidirezionali, il teorema di Miller dà risultati
sbagliati sulla capacità in uscita, tuttavia poiché nella maggior parte dei casi la capacità responsabile dell’accoppiamento
( C µ nei BJT e C gd nei MOS) è molto minore della capacita di carico (o capacità in uscita), il contributo sull’uscita e’
trascurabile. Per questi motivi non si applicherà mai l’effetto Miller sull’uscita.

IX - 3
Risposta in frequenza

9.2 Metodo di Cartesio


In genere le FdT di cui ci si occuperà avranno la forma seguente:

A(s ) =
A0 A0 A0
= =
1 + b1 s + b2 s 2
 s  s   1 1  s2 (9.3)
1 − 1 −  1 − s +  +
 p1  p2   p1 p 2  p1 p 2

Se esiste un polo dominante p1 << p2 allora i poli saranno entrambi reali. In tal caso il denominatore diventa:

D (s ) ≅ 1 −
1 1
s+ s2 (9.4)
p1 p1 p 2

quindi:

1 1
b1 = − b2 =
p1 p1 p2

da cui:

1 b1
p1 = − p2 = − (9.5)
b1 b2

Il metodo si può generalizzare al caso di N poli o zeri. Nel caso di 3 poli si ottiene:

 s  s  s 
D(s ) = 1 + b1 s + b2 s 2 + b3 s 3 = 1 − 1 − 1 − 
 p1  p 2  p3 

cioè:

 1 1   1 1  s3
D(s ) = 1 − s +
1 1
+  + s 2  + +  − (9.6)
 p1 p 2 p3   p1 p 2 p1 p3 p 2 p3  p1 p2 p3

Se esiste una situazione di poli dominanti uno sull’altro cioè: p1 << p 2 << p3 i poli saranno reali e si potrà anche
scrivere:

s2 s3
D (s ) ≅ 1 −
s
+ − (9.7)
p1 p1 p 2 p1 p 2 p3

da cui si ricava:

1 b1 b2
p1 = − p2 = − p3 = − (9.8)
b1 b2 b3

9.3 Metodo delle costanti di tempo


Data una FdT:

1 + a1 s + a 2 s 2 + ........ + a M s M
A(s ) = A0 (9.9)
1 + b1 s + b2 s 2 + ........ + bN s N

IX - 4
Risposta in frequenza

E’ possibile determinare i coefficienti a i e bi di A(s ) attraverso calcoli basati sulle costanti di tempo associate ai
condensatori con gli altri condensatori in corto o a circuito aperto.
In particolare questo metodo permette di calcolare il polo dominante, se esiste, attraverso un calcolo semplice di
costanti di tempo basato sull’osservazione diretta della rete.
Si può dimostrare che: b1 = ∑ Ri Ci , dove Ri è la resistenza vista ai morsetti di C i quando tutti gli altri condensatori
i
sono un circuito aperto.
N
Nel caso generale poli e zeri sono complessi coniugati e b1 = −∑ 1 . Se esiste un polo dominante ⇒
i =1 p i

p1 << pi i = 1,..., N esso sarà reale, quindi: b1 ≅ −1 p1 ,

segue:

1 1 1
b1 ≅ − ⇒ p1 = = −
p1 b1 ∑ i Ci
R
i
(9.10)

9.4 Stadi ad emettitore comune ed a source comune


Gli stadi ad emettitore comune ed a source comune, semplificati per il calcolo della FdT, sono mostrati
rispettivamente nelle figure 9.8 e 9.9.

RL CL RL CL

Rs Vo Rs Vo

+ +
Vs Cs Vs Cs
- -

Fig. 9.8 Emettitore comune Fig. 9.9 Source comune

Applicando il teorema di Thevenin si può ad entrambi associare lo stesso modello equivalente per piccolo segnale,
come mostrato in fig. 9.10, supposto di assegnare a ciascun parametro il significato simbolico in tabella I:

BJT MOS
Ri rπ || (rb + Rs ) Rs
Ri Cf
A B
Vo Ci C s + Cπ C s + C gs
Cf Cµ C gd
+
Vi Ci Vi* gmVi* Co C L + Ccb C L + C db
- Co Ro
Ro RL || rc RL || rd
Vi* rπ Vi
Vi
rb + rπ + Rs

Fig. 9.10 Modello equivalente Tabella I

IX - 5
Risposta in frequenza

9.4.1 Analisi accurata

Dalle equazioni di Kirckoff ai nodi A e B si trova:

Vi − Vi *
= sCiVi* + sC f (Vi * − Vo ) (9.11a)
Ri

sC f (Vi * − V0 ) = g mVi * +
V0
R0 (9.11b)
1 + sR0 C 0
V0 − g m R0 (1 − s C f g m )
A(s ) = =
[ ]
Vi 1 + R0 (C 0 + C f ) + Ri (C i + C f ) + g m Ri R0 C f ⋅ s + Ri R0 (C i C o + C f C 0 + C f C i ) ⋅ s 2
(9.12)

1 1
p1 = − =−
Ro (Co + C f ) + Ri (Ci + C f ) + g m Ri Ro C f
(9.13)
b1

b1 Ro (Co + C f ) + Ro (Ci + C f ) + g m Ri Ro C f
p2 = − =−
Ri Ro (Ci Co + C f Co + C f Ci )
(9.14)
b2

Se si suppone Co ≅ 0

1 1
p1 = − ≅
[ ]
Ri Ci + C f (1 + g m Ro ) + Ro C f Ri (Ci + g m Ro C f ) (9.15)

Ci + C f (1 + g m Ro ) 1 g
p2 = − ≅ + m (9.16)
Ro C f Ci Ro C f Ci

9.4.2 Analisi semplificata

In questa analisi si suppone RS >> rb in modo da trascurare il contributo di rb . Il guadagno a bassa frequenza può
essere facilmente calcolato trascurando nel circuito gli effetti capacitivi. Come visto precedentemente esso è dato da:

Vo
= − g m Ro (9.17)
Vi

Si valutano ora poli e zeri della FdT. Come visto prima, lo zero può essere calcolato considerando l’accoppiamento
tramite il condensatore C f tra il nodo d’ingresso A ed in nodo di uscita B.

Ro
Vo = Io (9.18)
1 + sRo Co

Imponendo Vo = 0 , segue I o = 0 , e quindi:

( )
I o = sC f Vi* − Vo − g mVi* ⇒ z = g m C f (9.18a)

zero reale positivo.


Si nota che non c’è nessun errore di approssimazione nel calcolo dello zero. Per quanto riguarda il calcolo dei poli,
essendo il condensatore C f di valore molto più piccolo rispetto ad altri condensatori presenti nella rete, si può trascurarne
l’effetto in uscita. Si vedrà più avanti, parlando della compensazione in frequenza, che, se il condensatore di accoppiamento
tra un nodo di ingresso ed un nodo di uscita di un amplificatore invertente ha un valore elevato (paragonabile al
condensatore in uscita), esso determina in maniera dominante sia il polo in ingresso che quello in uscita.

IX - 6
Risposta in frequenza

Si supponga che esista una situazione di polo fortemente dominante, ipotesi molto frequentemente verificata, e si
applichi inizialmente il teorema di Miller. Ci si ritrova quindi con un diagramma di Bode come quello mostrato in fig.9.11,
anche se al momento non si è in grado di dire se l’applicazione del teorema di Miller ha condotto ad un risultato corretto.

|A|

ωD

Fig. 9.11 Diagramma di Bode di una FdT a polo dominante

Si consideri il modello in fig. 9.12:

Ri

V i*
+
Vi gmVi* Ro Co
- Ci CfK(jω)

Fig. 9.12 Modello a due maglie indipendenti

Il polo in uscita è dato da:

1
po = − (9.19)
Ro Co

Per calcolare il polo in ingresso si considera:

K ( jω ) = − g m z o ( jω )

Dove:

Ro
z 0 = Ro || C o =
1 + sRo C o

e quindi:

1
pD = −
[
Ri C i + C f (1 + g m z o ) ]
L’impedenza z o ha un polo che coincide con il polo in uscita. Pertanto si può dire che z o ≈ Ro se ω i << ω o = 1
Ro C o
cioè se la frequenza alla quale si presenta il polo in ingresso è molto minore della frequenza del polo in uscita allora il polo
in ingresso è:

1
pD = −
[
Ri Ci + C f (1 + g m Ro )]

IX - 7
Risposta in frequenza

Sotto queste ipotesi l’applicazione del teorema di Miller è stata corretta. Se invece dopo aver applicato il teorema di
Miller il polo dominante risulta essere in uscita, cioè se ω i >> ω o allora significa che alla frequenza alla quale interviene il
polo in ingresso (il secondo polo in questo caso) l’impedenza di uscita z o si è ridotta notevolmente da poter essere
approssimata come un corto circuito. Pertanto la capacità C f non subisce l’amplificazione per effetto Miller ed i poli del
circuito avranno quindi la seguente espressione:

1 1
pD = − pi = −
Ro Co Ri (Ci + C f )

La capacità C f viene quindi a trovarsi semplicemente in parallelo con la capacità d’ingresso. In conclusione la
risposta in frequenza tipica degli stadi ad emettitore comune ed a source comune è quella mostrata in fig. 9.13.

|A|

ωZ
ωD ωS

Fig. 9.13 Diagramma di Bode con poli e zeri

Si tratta quindi di una risposta in frequenza caratterizzata da due poli di bassa frequenza e da uno zero di alta
frequenza nel semipiano destro.

N.B. Se RS = 0 o comunque RS ≈ rb , non si può più trascurare la resistenza rb . In questo caso infatti il polo in ingresso ha
una resistenza molto bassa: Ri ≈ rπ || rb ≈ rb ; ci si aspetta quindi che il polo dominante sia in uscita. Se in questo caso si
trascurasse la resistenza rb si otterrebbe una FdT a singolo polo, commettendo un errore notevole.

9.4.3 Stadi a emettitore e source comune in cascata

Un esempio di amplificatore di questo tipo (BiCMOS) completo del circuito di polarizzazione è mostrato in fig. 9.14.

VCC

M4 M5
M3
Q2
CL
IB
RS
M1
+
Vs
-
CS
VEE

Fig. 9.14 Source comune in cascata con un emettitore comune

Questa soluzione ha il vantaggio della resistenza d’ingresso del MOS idealmente infinita, ma presenta l’inconveniente
di un abbassamento dell’impedenza sul nodo di guadagno intermedio dovuto alla resistenza d’ingresso di Q2.

IX - 8
Risposta in frequenza

Una soluzione migliore che prevede un circuito di disaccoppiamento di impedenza sarà mostrata più avanti, dopo aver
introdotto i circuiti inseguitori. Stadi invertenti in cascata si prestano bene a realizzare un elevato guadagno ed hanno il
vantaggio di garantire la massima dinamica possibile, compatibilmente con la tensione di alimentazione. Lo svantaggio,
come si verificherà, è che vengono introdotti più poli di bassa frequenza. Il circuito semplificato per il calcolo della FdT è
mostrato nella figura 9.15 con i simboli ridefiniti secondo la tabella II.

Ro1 rd 4

Ro2 Co2
Ro1 Co1 Vo Ro2 rd 5
A Cµ
Q2
RS Cgd Co1 C db1 + Cπ 2 + C db 4 + C gd 4
M1
+
Vs - CS Co2 C gd 5 + C db5 + C L + C cs

Fig. 9.15 Circuito semplificato per il calcolo della FdT Tabella II

Gli zeri e i poli del circuito sono, rispettivamente:

g m1 g m2
z1 = z2 = (9.20a)
C gd 1 Cµ 2
1
1 1 pi = −
po = − pA = − Rs (C s + C gs1 + g m1 (Ro1 || rd 1 || rπ 2 )C gd 1 ) (9.20b)
C o 2 Ro 2 || rc 2 (C 01 + C µ ) Ro1 || rd 1 || rπ 2

Nel fare questi calcoli si è supposto:

RS ≈ rd , rc C L >> C gs , Cπ C gd << C gs , Cπ C S ≈ C gs

In questo modo il polo dominante risulta in ingresso in quanto c’è l’effetto Miller dovuto alla capacità C gd . Se
invece RS ≈ 1 g m non sarebbe più vero che ω i << ω o1 perché ora RS << Ro1 e pertanto C gd non subirebbe effetto
Miller.

9.5 Stadi a collettore e a drain comune


Gli stadi a collettore comune e a drain comune, semplificati per il calcolo della FdT, sono mostrati rispettivamente
nelle figure 9.16 e 9.17.

RS RS

Vo Vo
+ RE CE + RSS CSS
Vs - CS Vs - CS

Fig. 9.16 Collettore comune Fig. 9.17 Drain comune

IX - 9
Risposta in frequenza

Si può ad entrambi associare lo stesso modello equivalente per piccolo segnale, come mostrato in fig. 9.18,
assegnando a ciascun parametro il significato simbolico in tabella III:

BJT MOS
Ri Ri Rs + rb Rs
A
Ci Cs + Cµ C s + C gd
RA CA
gmVa CA Cπ C gs
+ B
Vi - Ci Vo Co C E + C cs C SS + Cdb
Ro Co Ro RE || rc RSS || rd
RA rπ ∞
Vi Vs Vs
Fig. 9.18 Modello equivalente Tabella III

9.5.1 Analisi accurata

Ci si aspetta una FdT con due poli, perché pur essendovi tre condensatori c’è una maglia formata solo da
condensatori.
Dall’equazione di Kirckoff alla maglia di ingresso si ha:

Vi = I i Ri + V A + Vo (9.21)

dove:

Va = z A I a (9.22)

essendo:

RA
zA = (9.23)
1 + sC A R A

mentre applicando l’equazione di Kirckoff al nodo B si trova:

Vo
I a + g mV a = (9.24)
Ro

Al nodo A:

Ii = Ici + I a (9.25)

Combinando queste equazioni, si giunge alla FdT:

C A RA
1+ s ⋅
V 1 + g m RA 1 + g m RA (9.26)
A( s ) = o = ⋅
Vi R R 1 + b1 s + b2 s 2
1 + g m RA + i + A
Ro Ro

IX - 10
Risposta in frequenza

dove:

Ri R A
Ci Ri + g m Ci Ri R A + Co Ri + Co R A + (Ci + C A ) + C A R A
Ro
b1 = (9.27a)
R R
1 + g m RA + i + A
Ro Ro
Co (Ci + C A )R A Ri + Ci C A Ri R A
b2 =
R R (9.27b)
1 + g m RA + i + A
Ro Ro

Lo zero del circuito si trova alla frequenza:

1 + g m RA g
z=− ≅ − m = −ω T (9.28)
R AC A CA

Se Ri >> RA , Ro e Ci >> C A , Co , allora:

Ri Ci (Co + C A )
b1 = Ci Ri b2 = (9.29)
gm

Supponendo l’esistenza di un polo dominante ed applicando il metodo di Cartesio:

1 1 b1 gm
pD = − =− ps = − = (9.30)
b1 Ri Ci b2 Co + C A

Se invece R S è molto piccola, la capacità C i si cortocircuita ed il polo dominante diventa:

gm
pD = (9.31)
Co + C A

I risultati ottenuti sia per il collettore comune che per il drain comune sono veri sotto l’ipotesi di esistenza di un polo
dominante, come è stato detto. Tale ipotesi può qualche volta non essere verificata ed in particolare quando la capacità di
uscita è così elevata da rendere i poli in ingresso ed in uscita dello stesso ordine.

9.5.2 Analisi semplificata

Come sempre, il guadagno a bassa frequenza può essere facilmente calcolato trascurando nel circuito gli effetti
capacitivi. Esso è dato da:

ri g m Ro ri
AV 0 = ≅ (9.32)
ri + R s 1 + g m Ro ri + Rs

per il BJT, e da:

g m Ro
AV 0 = (9.33)
1 + g m Ro

per il MOS, supposto Ro >> 1 g m .


Si valutano adesso poli e zeri della FdT. Lo zero si calcola considerando l’accoppiamento tramite il condensatore C A
tra il nodo d’ingresso A ed in nodo di uscita B.

IX - 11
Risposta in frequenza

Esso si trova a quella frequenza per cui Vo = 0 , cioè quando I o = 0 , ovvero quando tutta la corrente erogata dal
generatore g mVa è uguale alla corrente che fluisce nel parallelo tra R A e C A ; quindi:

Va g + 1 RA g
+ sC AVa + g mVa = 0 ⇒ z = − m ≅− m (9.34)
RA CA CA

essendo g m >> 1 rπ . Per la valutazione dei poli si va innanzitutto a considerare due possibili casi che frequentemente si
incontrano trattando questi circuiti. I due casi sono caratterizzati uno da una resistenza Ri molto piccola (dell’ordine di
1 g m ), l’altro da una Ri molto grande (dell’ordine di rc o rd o più grande).
Se la resistenza Ri è piccola (cioè se il circuito è comandato a sua volta da un collettore comune o da un drain
comune) la si può trascurare e considerare il nodo A direttamente connesso con la sorgente in ingresso come in fig. 9.19.

RA CA
gmVa
+ B
Vi Vo
- Ci
Ro Co

Fig. 9.19 Circuito della fig. 9.18 senza Ri

E’ evidente che in questo caso si ha un solo polo che può essere facilmente trovato calcolando la resistenza in
parallelo a C o e notando che C A è in parallelo a C o . Si ha quindi:

1 gm
pD = − ≅ (9.35)
(Co + C A ) Ro || R A || 1 g m (Co + C A )

Nel caso in cui Ri è un’alta impedenza (se il circuito è, per esempio, comandato da un emettitore comune o da un
source comune) ci si mette nell’ipotesi di polo dominante in ingresso, situazione questa molto frequente e facilmente
verificabile confrontando le costanti di tempo Ri C i in ingresso e C o g m in uscita.
Per calcolare i poli introdotti dalla maglia d’ingresso e da quella d’uscita, conviene innanzitutto valutare come
l’ammettenza Y A = 1 R A + s C A contribuisce alla determinazione del polo sulla maglia d’ingresso. Se si applica il teorema
di Miller a tale ammettenza si trova che la componente di Y A , Y1 , che si riporta dal nodo A verso massa è moltiplicata per
il fattore 1 − A( jω ) . Essendo nella condizione di polo dominante in ingresso A( jω ) = A(0 ) che a sua volta è circa uguale
ad 1. Questo significa che Y1 è una piccola ammettenza che può essere trascurata nel calcolo della costante di tempo in
ingresso. Il polo in ingresso (polo dominante in questo caso) è quindi dato da:

1
pD = − (9.36)
Ri Ci

Per quanto riguarda il polo in uscita esso può essere calcolato notando che, alla frequenza alla quale esso interviene, il
polo in ingresso (che è a frequenza molto più bassa) ha ridotto fortemente l’impedenza Z i data dal parallelo di Ri con C i .
Se Z i alla frequenza del polo in uscita è molto piccola essa può essere approssimativamente considerata un corto circuito,
il che riconduce alla situazione di fig. 9.19. Il polo in uscita è quindi dato da:

gm
pS = − (9.37)
Co + C A

IX - 12
Risposta in frequenza

9.5.3 Drain comune in cascata con emettitore comune

Un simile circuito è un ottimo esempio di quello che è possibile fare in tecnologia BiCMOS. Infatti la presenza di un
drain comune ha il grosso vantaggio dell’impedenza d’ingresso infinita, cosa estremamente utile e qualche volta di
fondamentale importanza nella progettazione di circuiti integrati in banda base. Inoltre, lo stadio ad emettitore comune ha il
pregio sia dell’elevato guadagno che dell’elevata transconduttanza, cosa quest’ultima che sarà molto di aiuto nella
stabilizzazione dell‘amplificatore retroazionato, come si vedrà più avanti parlando di compensazione in frequenza.
Lo schema del circuito, comprensivo della polarizzazione, è mostrato in fig. 9.20, mentre in fig. 9.21 è rappresentato il
circuito semplificato per il calcolo della FdT, con i simboli ridefiniti secondo la tabella IV.

VCC
M5 M6

M1
Vo
IB Vs
RS Q2
CS CL

M3 M4

VEE

Fig. 9.20 Drain comune in cascata con un emettitore comune

Ri RS
R01 rd 4
Ro2 Co2
Ri R02
Vo rc 2 || rd 6
M1
Q2 Ci C S + C gd 1
+
Vs
- Ci Ro1 Co1 C01 Cπ 2 + C db 4

C02 C cs 2 + C db 6 + C L + C gs 6

Fig. 9. 21 Circuito semplificato per il calcolo della FdT Tabella IV

Il guadagno è dato da:

g m1 Ro1
Ao = − g m 2 Ro 2 ≅ − g m 2 Ro 2
1 + g m1 Ro1

Gli zeri e i poli del circuito sono, rispettivamente:

g m1 g m2
z1 = − z2 = (9.38a)
C gs1 Cµ 2
1 1 1
po = − p o1 = pi = (9.38b)
C o 2 Ro 2 Ro1 [C o1 + g m 2 Ro 2 C µ ] Ri Ci

IX - 13
Risposta in frequenza

9.6 Amplificatore a due stadi di guadagno


Un circuito di alto guadagno che sfrutta vantaggiosamente le possibilità offerte dalla tecnologia BiCMOS è mostrato
in fig. 9.22. Si tratta di un amplificatore a due stadi di guadagno tra i quali è interposto uno stadio disaccoppiatore di
impedenza a collettore comune. Il circuito impiega transistori CMOS e transistori bipolari NPN, potrebbe quindi essere una
buona soluzione per quei processi che non dispongono di buoni transistori PNP. L’elevata transconduttanza offerta dal
secondo stadio di guadagno, come menzionato precedentemente, viene incontro al problema della compensazione.

VCC
M4
RS M5
M6
Vo
IB
M1 Q2
Vi CL
RS
CS Q3
IB

VSS

Fig. 9.22 Amplificatore ad alto guadagno

Il modello semplificato è mostrato in fig. 9.23, con i simboli definiti in accordo alla tabella V.

R01 rd 1 || rd 5

Ro1 Co1 Ro3 Co3 R02 rc 2 || rπ 3

Ri R03 rc 3 || rd 6
M1 Vo
Q2 Ci C S + C gs1
+
Vs Q3
- Ci C01 C db1 + C db 5 + C gd 5 + C µ 2
Ro2 Co2
C02 Cπ 3
C03 C L + C db 6 + C cs 3 + C gd 6

Fig. 9.23 Circuito semplificato per il calcolo della FdT Tabella V

Si ha quindi una FdT con 3 zeri e quattro poli. Nelle figure 9.15 e 9.16 non sono segnate, per semplicità, le capacità
responsabili degli accoppiamenti tra ingresso ed uscita dei vari stadi che danno luogo agli zeri:

g m1 g m2 g m3
z1 = z2 = − z3 =
C gd 1 Cπ 2 Cµ 3

Se si suppone R S dello stesso ordine di grandezza di rc e di rd allora per quanto riguarda il primo stadio si vede che il
polo in ingresso è dominante su quello in uscita e quindi C gd 1 viene amplificata per effetto Miller:

1
p1 = −
Rs (Ci + g m1 Ro1C gd 1 )

IX - 14
Risposta in frequenza

Cπ 2 non contribuisce al polo p 2 a causa dell’inseguimento tra il nodo di base e quello di emettitore di Q2:

1
p2 = −
Ro1C o1

Analogamente per il terzo stadio:

1
p3 = −
r3 (C02 + C µ 3 + Cπ 2 )

dove:

Ro1 + rπ 2
r3 = || Ro 2
β

in continua. Tuttavia alle frequenze in cui entra in gioco il polo p 3 , Ro1 è andato a massa:

rπ 2 1
r3 = || Ro 2 ≅
β g m2

per cui:

g m2
p3 = −
(C o 2 + C µ 3 + Cπ 2 )

Infine il polo sull’uscita è dato da:

1
p4 = −
Ro 3 C o 3

9.7 Stadi a base comune ed a gate comune


Gli stadi a base comune ed a gate comune, semplificati per il calcolo della FdT, sono mostrati in fig.9.24 e fig.9.25,
rispettivamente. Si ricorda che per il processo P-well il bulk è in corto con il source, mentre per il processo N-well è a
massa. Si supponga per il momento un processo N-well:

RL CL RL CL

Vo Vo
Q1 M1

CS Is CS Is
RS RS

Fig. 9.24 Schema semplificato del base comune Fig. 9.25 Schema semplificato del gate comune

IX - 15
Risposta in frequenza

Si può ad entrambi associare lo stesso modello equivalente per piccolo segnale, come mostrato in fig. 9.26, supposto
di assegnare a ciascun parametro il significato simbolico in tabella VI:

BJT MOS

Vo
RA CA VA gmvA Ro RA rπ ∞

Co CA Cπ C gs
RL
Ci Cs C s + C sb + C gs
Rs Cs Is
C0 C L + Ccs + C µ C L + C db + C gd
R0 rc rd

Fig. 9.26 Modello equivalente per piccolo segnale Tabella VI

9.7.1 Analisi semplificata

Il guadagno a bassa frequenza può essere facilmente calcolato trascurando nel circuito gli effetti capacitivi. Esso è
dato da:

R A || RS
AV 0 = RL (9.39)
R A || RS + ri

dove:

Ro + R L (se
ri = Ro >> R L si ha ri ≅ 1 g m ).
1 + g m Ro

Il circuito presenta una FdT con due poli e nessuno zero, perché non c’è accoppiamento capacitivo tra ingresso ed
uscita. Il polo dominante è generalmente in uscita, data l’alta impedenza su questo nodo e la bassa impedenza sul nodo
d’ingresso.
Essendo il polo dominante in uscita, alla frequenza alla quale esso si presenta, il condensatore C i (associato al
secondo polo) può essere considerato con buona approssimazione un circuito aperto, per cui il polo dominante risulta
essere:

1
po = −
(Ro || RL )C o (9.40)

mentre il secondo polo vale:

1
ps = −
(R A || RS || 1 g m ) ⋅ (Ci + C A ) (9.41)

D’altra parte ricordando che l’impedenza Z i è data da:

Ro + Z o
Zi = (9.42)
1 + g m Ro

dove:

RL
Zo =
1 + sCo RL

IX - 16
Risposta in frequenza

La presenza di un polo dominante in uscita abbassa l’impedenza Z o in maniera tale che alla frequenza del polo in
ingresso (secondo polo) Z o può essere considerata piccola rispetto ad Ro e quindi trascurabile. Pertanto, Z i è uguale a
circa 1 g m ed il polo in ingresso è dato da:

gm
ps = − (9.43)
Ci + C A

N.B. Se per il Mos il processo fosse stato P-well, cioè con il bulk cortocircuitato col source, la capacità C db avrebbe
realizzato un accoppiamento tra ingresso ed uscita dando così luogo ad uno zero ad alta frequenza:

g m + 1 rd g
z=− ≅− m
C db C db

9.8 Stadio cascode in tecnologia CMOS


Lo stadio cascode, sia in tecnologia CMOS che bipolare, viene impiegato per realizzare un elevato guadagno. La
stessa cosa può essere alternativamente realizzata con la cascata di due stadi ad emettitore comune, o a source comune, o
infine con un approccio misto, ma con lo svantaggio di un maggior numero di poli di bassa frequenza, cosa che rende più
complicata la stabilizzazione in frequenza e, come si vedrà più avanti, a scapito di una minor larghezza di banda per il
circuito ad anello chiuso.
Lo stadio cascode CMOS nella sua implementazione più tipica è mostrato in fig. 9.27. Esso impiega uno specchio di
tipo cascode che opera come carico attivo ad elevata impedenza e nello stesso tempo definisce in maniera accurata la
corrente di lavoro. Lo svantaggio maggiore di una tale soluzione è rappresentato dalla dinamica di uscita, principalmente
limitata dallo specchio cascode. Soluzioni alternative possono comunque essere impiegate al fine di migliorarne la
dinamica, al costo di una maggiore complessità.

VDD

M6 M4

M5 M3
Vo
Iss VG2 M2 CL

Rs
Vs M1
Cs
VSS

Fig. 9.27 Schema circuitale completo dello stadio cascode

Lo schema semplificato per il calcolo della FdT è mostrato in fig. 9.28. In essa si evidenziano i due transistori M1 ed
M2, soggetti all’attraversamento del segnale, che realizzano la cascata di un source comune con un gate comune.

IX - 17
Risposta in frequenza

Ro Co Ro g m 3 rd 3 rd 4
Vo
M2
CO C L + C gd 3 + C db3 + C db 2 + C gd 2
Rs
Vs M1
Cs
Ci C s + C gs1

Fig. 9.28 Schema circuitale semplificato Tabella VII

Il modello equivalente per piccolo segnale è mostrato in fig. 9.29:

G2
Vo
Vgs2 gm2Vgs2 rd2

RL Co
Rs Cgd1
Vs

Vgs1 Ci gm1Vgs1 rd1

Fig. 9.29 Modello per piccolo segnale

Si tratta di un circuito con tre poli ed uno zero. Sulla base di quanto precedentemente visto, il polo dominante è in
uscita, ci sarà un polo di bassa frequenza anche in ingresso, mentre il terzo polo sul nodo di drain di M1 sarà di alta
frequenza in quanto caratterizzato da una bassa impedenza. Lo zero introdotto da Cgd1 è esattamente uguale a quello visto
per il source comune. Esso è dato da:

rd 2 + Z o
zs2 = (9.44)
g m 2 rd 2

dove

Ro
Zo =
1 + sRo Co

Il polo dominante in uscita ed il terzo polo sul drain di M1 sono anch’essi facilmente calcolabili seguendo lo stesso
ragionamento precedentemente fatto per il gate comune. Il risultato è:

1
pD = −
(Ro || ro )Co (9.45)

1
ps = − (9.46)
Rs (Ci + 2C gd 1 )
g
pB = − m2 (9.47)
CA

IX - 18