Ciclo de rfaga del CPU y de E/S.

El xito de la planificacin del CPU depende de la siguiente prioridad observada de los procesos: la ejecucin de un proceso consiste en un ciclo de ejecucin del CPU y de E/S, y los procesos se alternan entre estos dos estados !a ejecucin del proceso se inicia con una rafaga de CPU" a sta le siguen una r#faga de E/S, otra r#faga de CPU, una $#s de E/S, etc %inal$ente, la &lti$a r#faga de CPU ter$inar# con una solicitud al siste$a para 'ue concluya la ejecucin, en ve( de otra r#faga de E/S !as duraciones de estas r#fagas de CPU se )an $edido, y, aun'ue var*an considerable$ente de un proceso a otro y entre co$putadoras, +eneral$ente la curva se caracteri(a co$o exponencial o )iper)exponencial ,ay un gran n&$ero de r#fagas de CPU de corta duracin y un pe'ue-o n&$ero de larga duracin

- Planificador del CPU.

Sie$pre 'ue el CPU 'ueda inactivo, el siste$a operativo debe seleccionar para su ejecucin uno de sus procesos de la cola de procesos listos El proceso de seleccin es revisado por el planificador a corto pla(o .o planificador del CPU/ El planificador selecciona uno de los procesos en $e$oria 'ue est#n listos para ejecucin y le asigna el CPU

- Estructura de planificacin.
!as decisiones de planificacin del CPU pueden efectuarse en una de las cuatro circunstancias siguientes: 0 Cuando un proceso ca$bia del estado de ejecucin a estado de espera .por eje$plo, solicitud de E/S peticin de esperar la ter$inacin de uno de los procesos )ijo/ 1 Cuando un proceso ca$bia del estado de ejecucin al estado listo .por eje$plo, cuando ocurre una interrupcin/ 2 Cuando un proceso ca$bia del estado de espera al estado listo .por eje$plo, al co$pletarse /S/ 3 Cuando ter$ina un proceso

Rfagas de CPU
Una rfaga de CPU es una secuencia de instrucciones que puede ejecutar un proceso sin pasar a un estado de espera. Es decir el proceso no espera un acceso al disco, la recepcin de un mensaje, el trmino de un proceso, etc. La ejecucin de un proceso consta de innumerables rfagas de CPU. Empricamente se a determinado que la ma!ora de las rfagas toman pocas instrucciones. Esto se obser"a grficamente en la figura .

#igure$ %istograma de la duracin de la rfagas de CPU. El primer tramo indica el n&mero de rfagas que duran entre ' ! ( milisegundo, el segundo tramo indica las

rfagas de ( a ) milisegundos, etc. El sc eduler puede apro"ec arse de este ec o emprico para disminuir el sobrecosto de los cambios de conte*to. En efecto, al final de una rfaga el cambio de conte*to es ine"itable porque el proceso en curso pasa a un modo de espera. +l contrario, los cambios de conte*to en medio de una rfaga son e"itables ! por lo tanto son sobrecosto puro. Un buen sc eduler tratar de e"itar los cambios de conte*to en medio de una rfaga corta ! solo introducir cambios de conte*to en rfagas prolongadas, que son las menos.
4#faga de CPU

Ciclo de rfagas de CPU y E/S !a ejecucin de un proceso consiste en un ciclo de ejecucin alternando de $anera sucesiva: Rfagas de CPU.inician el proceso/, durante las cuales el proceso ejecuta instrucciones Rfagas de E/S, durante las cuales el proceso utili(a o espera por la E/S Se )a $edido la duracin de las r#fagas de CPU y resulta 'ue var*an considerable$ente de un proceso a otro y de un procesador a otro, sin e$bargo tienden a tener una curva de frecuencia bien tipificada

SRTF

El hacer que nuestro CPU tenga un rendimiento adecuado durante el mayor tiempo posible es el objetivo fundamental de la planificacin de ejecucin de procesos dentro del Sistema Operativo, esto se logra con la multiprogramacin teniendo varios procesos a la ve en memoria! "a ejecucin de un proceso tiene un ciclo de ejecucin en la CPU, seguido de una espera de E#S, sucesivamente hasta que se concluye el proceso con una solicitud al sistema de finali ar dicho proceso!

Para tomar una decisin sobre la planificacin de un proceso de la CPU se debe tomar en cuenta$ %! Cuando un proceso cambia del estado de ejecucin al estado de espera &! Cuando un proceso cambia del estado de ejecucin al estado preparado '! Cuando un proceso cambia del estado de espera al estado preparado (! Cuando un proceso termina "a latencia de despacho, que es el tiempo que tarda el despachador en detener un proceso e iniciar la ejecucin de otro, es tambi)n parte de la planificacin de la CPU

*lgoritmos de Planificacin Planificacin +C+S ,+irst come - first served. Es el m/s sencillo, pero puede ser ineficiente ya que los procesos peque0os podr1an tener que esperar durante largos tiempos para ser ejecutados! Planificacin S2+ ,Shortest job first. Este algoritmo se podr1a decir que es muy ptimo, ya que nos brinda un tiempo medio de espera m/s corto,

pero al contrario del +C+S, este es complicado de implementar ya que necesitar1a poder predecir la cantidad de tiempo necesaria para la ejecucin de la siguiente r/faga de CPU! Planificacin por Prioridades El *lgoritmo S2+ es un caso especial del algoritmo de planificacin general mediante prioridades, en este caso se trabaja asociando al proceso una prioridad y la CPU se asigna al proceso que tenga la prioridad m/s alta! "os procesos con igual prioridad se planifican en orden +C+S! Planificacin por 3urnos "a planificacin por turnos es m/s apropiada para los sistemas de tiempo compartido, esta planificacin trabaja asignando la CPU al primer proceso de la cola de procesos preparados durante q unidades de tiempo, donde q es el cuanto de tiempo! "uego de este tiempo se eval4a si el proceso ha terminado su uso de la CPU, de no ser as1 es desalojado y se coloca al final de la cola de procesos preparados! E" punto bajo de este tipo de planificacin radica en escoger el tama0o del cuanto de tiempo, ya que si es demasiado largo se convertir1a en un +C+S y por el otro lado si es demasiado corto la carga de trabajo se vuelve e5cesiva por estar alternando de procesos a cada instante! El algoritmo +C+S es cooperativo, mientras que el algoritmo de planificacin por turnos es apropiativo, en cambio que los algoritmos de planificacin por prioridades y S2+ pueden ser apropiativos o sin desalojo! "os algoritmos de colas multinivel permiten utili ar diferentes algoritmos para las diferentes clases de procesos, el modelo m/s com4n incluye una cola de procesos interactivos de primer plano que se usa la planificacin por turnos y una cola de procesos por lotes de segundo plano que usa la planificacin +C+S! "as colas multinivel realimentadas permiten pasar los procesos de una cola a otra!