Tecnologias Digitales FANOUT

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica
Electrnica Digital: Tecnologas Digitales
ELECTRNICA DIGITAL
Tema 11
Tecnologas digitales (1 parte)
Enrique Mandado Prez
CARACTERSTICAS GENERALES DE LOS CIRCUITOS DIGITALES

CARACTERSTICAS DE UNA PUERTA LGICA
La cargabilidad de entrada (Fan-in) La cargabilidad de salida (Fan-out) La tensin umbral (Threshold voltage) El margen de ruido (Noise margin) La curva de inmunidad dinmica al ruido El tiempo de propagacin medio (tpd) (Propagation delay) La tensin de alimentacin VCC (Supply voltage) La corriente de alimentacin ICC (Supply current) La potencia disipada (Power dissipation) que es el producto de VCC por ICC. El producto de la potencia disipada por el retraso de propagacin (Power-Delay Product).

CARACTERSTICAS DE UNA PUERTA LGICA CARGABILIDAD DE SALIDA (FAN-OUT)
Mximo nmero de puertas bsicas que se pueden conectar a la salida de una sola puerta lgica.
CARGABILIDAD DE ENTRADA (FAN-IN)

Mximo nmero de entradas que puede tener una puerta lgica

TENSIN UMBRAL (THRESHOLD VOLTAGE)
Es, por definicin, la tensin de entrada para la cual la salida de una puerta lgica inversora comienza a cambiar de nivel lgico. Para definirla se utiliza la curva de transferencia de una puerta lgica
N1 Vsalida -1 Ve1 Vs1 Ve2 Vs2 1 N2 1
-1 Ventrada
Vs,0 max Vu,0 Margen de ruido en estado 0
Vu,1 Margen de ruido en estado 1
Vs,1 min

RETARDO O RETRASO DE PROPAGACIN (PROPAGATION DELAY TIME) Retardo de propagacin de bajada tpdf
Intervalo de tiempo que transcurre desde que cambia de nivel una variable de entrada hasta que se produce el cambio de la variable de salida del nivel 1 al 0 (Falling edge) provocado por ella.
Retardo de propagacin de subida tpdr

Intervalo de tiempo que transcurre desde que cambia de nivel una variable de entrada hasta que se produce el cambio de la variable de salida del nivel 0 al 1 (Rise edge) provocado por ella.

TENSIN DE ALIMENTACIN
Tensin continua VCC que se debe aplicar a un circuito digital para que funcione correctamente.
CORRIENTE DE ALIMENTACIN
Corriente continua ICC que debe suministrar la fuente que genera la tensin VCC, cuando las variables de entrada estn en un nivel lgico determinado. Se suele escoger el nivel que hace que el valor de ICC sea el mximo posible.

POTENCIA DISIPADA
Es la potencia disipada (Power dissipation) por una puerta lgica. Se define para un ciclo de trabajo del 50 %, es decir para la situacin en la que la salida de la puerta est el mismo tiempo en nivel cero que en nivel uno.
PRODUCTO POTENCIA DISIPADA-TIEMPO DE PROPAGACIN

Como su nombre indica, es el producto de las dos caractersticas antes citadas. Constituye un factor de mrito de una determinada familia o tecnologa de implementacin de los circuitos lgicos. Cuanto menor es el valor de este parmetro, mejor es la tcnica de implementacin de la familia considerada.
TECNOLOGAS DIGITALES
CIRCUITOS CON RELS Suma lgica: Paralelo de contactos Producto lgico: Serie de contactos Inversin : Contacto inverso
3 1 6 4 5 2 Rel
TECNOLOGAS DIGITALES
CIRCUITOS CON RELS SP: Single Pole DP: Double Pole ST: Single Through DT: Double Through NO: Normally Open NC: Normally Close
SPST - NO SPST - NC
SPDT
DPST - NO DPST - NC
DPDT
IMPLEMENTACIN DE LOS CIRCUITOS DIGITALES

a +VCC 0 c R 0V S = a+b+c (Lgica positiva) b
PUERTAS LGICAS CON DIODOS

a +VCC 0 c b
S = abc (Lgica positiva) R
+Vcc

PUERTAS LGICAS CON DIODOS
+VCC +VCC PUERTA Y1 a +VCC 0 c S1 S2 b PUERTA O R1 PUERTA Y2
R1
R2 0V

INVERSOR CON REL
1 a a
Funcin inversin
3 1 6 4 5 2 Rel

PUERTA NOR CON DIODOS Y UN REL
a +VCC 0 c b
0V

INVERSOR CON TRANSISTOR BIPOLAR
+VCC R3 S E +VCC 0 R2
A IC R2 R1 B C I Bn = cte
R1
I B2 I B1 I B0 = 0 VCE
0V

COMPORTAMIENTO DE UN INVERSOR IMPLEMENTADO CON UN TRANSISTOR BIPOLAR
+VCC
+VCC R3 S E +VCC 0 R2
10%
to IC I CS
90%
R1
t tr ts t1 ta t2 tb
0V

RELS ESTTICOS (STATIC RELAY) PUERTAS NAND Y NOR CON TRANSISTORES BIPOLARES
-VCC R a R b 0 -VCC c RE 0V +VBB R S=a+b+c RC
+VCC R a R b +VCC 0 c RE 0V R S=a+b+c RC
Germanio
Silicio
Circuito bloque (Rel esttico) de la familia NORBIT (Cortesa de Philips)
CIRCUITOS INTEGRADOS DIGITALES MONOLTICOS (CIDM)

FUNDAMENTOS El progreso de la tecnologa de fabricacin de los semiconductores permiti, a mediados de la dcada de 1960, la difusin de varios componentes electrnicos en un nico sustrato semiconductor. Se desarroll as el circuito integrado monoltico (Monolithic Integrated Circuit), conocido como Chip y se inici el desarrollo de la Microelectrnica que es: rea de la Electrnica Aplicada dedicada al estudio de los mtodos y procesos de implementacin de los circuitos integrados monolticos (CIDM).
CLASIFICACIN DE LOS CIDM

Circuitos Integrados Digitales Monolticos (CIDM)
Segn la realizacin fsica
Segn el semiconductor utilizado CIDM Silicio CIDM Arseniuro de Galio SSI Segn el tipo de dispositivo CIDM Bipolar CIDM MOS CIDM BICMOS MSI LSI VLSI RTL DTL TTL HTL Segn la funcin ECL I2L Funcin nica Multifuncional Segn la capacidad de expansin Expansibles No Expansibles PMOS ULSI NMOS GLSI CMOS General Especfica Segn el campo de aplicacin Fija Programable Segn la arquitectura Arquitectura Fija Segn el tipo de sistemas Arquitectura Configurable Segn la distribucin de recursos Concentrados (PLDs) Combinacionales Distribuidos (FPGAs) Secuenciales Segn el nmero de dispositivos
Segn la forma en que se realiza el diseo de los sistemas electrnicos digitales

Normalizados Segn la funcin del circuito Especificados por el usuario Segn la metodologa Totalmente a Medida Semimedida Celdas Normalizadas Matrices de Puertas
CLASIFICACIN DE LOS CIDM SEGN LA FORMA DE IMPLEMENTACIN

Clasificacin de los CIDM segn el nmero de dispositivos
Nivel de integracin N de transistores N de puertas Fecha aproximada
Pequea escala de integracin (SSI)
10 a 100
1 a 10
1960
Mediana escala de integracin (MSI)
100 a 1.000
10 a 100
1965
Gran escala de integracin (LSI)
1.000 a 10.000
100 a 1.000
1970
Muy gran escala de integracin (VLSI)
10.000 a 100.000
1.000 a 10.000
1978
Ultra gran escala de integracin (ULSI)
100.000 a 1.000.000
10.000 a 100.000
1985
Giga gran escala de integracin (GLSI)
> 1.000.000
> 100.000
1995

Evolucin de la capacidad de integracin
ESCALA DE INTEGRACION
1M
MAXIMO N DE TRANSISTORES
GLSI
100K
ULSI
10K
VLSI
1K 100 SSI MSI
LSI
10
1960
1970
1980
1990

Evolucin del tamao del transistor y del rea del CI
AREA 100 TAMAO DE PUERTA (m) 100 AREA DE SILICIO (mm) TAMAO 10 1
10
1 0.1
1960
1970
1980
1990

Evolucin del tiempo de propagacin y del coste de la puerta
T. PROPAGACION COSTE POR PUERTA (Euros. x 6x10-5) 1000 1000 TIEMPO DE PROPAGACION (ns)
100
COSTE
100
10
10
0.1
0.1
1960
1970
1980
1990
Circuito integrado LSI
Circuito integrado VLSI
CLASIFICACIN DE LOS CIDM DIGITALES SEGN LA FORMA DE IMPLEMENTACIN

Clasificacin segn el tipo de dispositivos utilizados: - CIDM de Silicio - CIDM bipolares - CIDM MOS
- CIDM BicMOS
- CIDM de arseniuro de Galio
CIDM BIPOLARES DE SILICIO

Primer circuito integrado digital monoltico (1965) Tecnologa RTL (Resistor Transistor logic)
Tipo de bloque funcional
Puerta NOR de salida con carga pasiva en el colector

Variables de entrada
Variable de salida con carga pasiva en el colector o en el drenador

Identificador del pin 1
+VCC RC S=a+b+c
Encapsulado (Package) Dual In Line (DIL)

c

Tecnologa DTL (Diode Transistor logic) (1967) Puerta NAND de salida con carga pasiva en el colector
+VCC
Variables de entrada Variable de salida con carga pasiva en el colector o en el drenador Tipo de bloque funcional
R1 D1 a +VCC 0 c R2 Nudo D2 b D3 D4 D5
R3
S = a b c T

Tecnologa TTL (Transistor Transistor logic) (1969) Puerta NAND de salida normal
+VCC
R1 4k
R2 1k6
R4 130
T3
+VCC 0
a b c
T2 T1
D1
Variable de salida normal
T4 R3 1k
S = abc
CIDM DIGITALES BIPOLARES DE SILICIO

Tecnologa TTL de baja potencia (Low power) Puerta NAND de salida normal
+VCC
R1 40k
R2 20k
R4 500
T3
Variables de entrada Variable de salida normal
+VCC 0
a b
T2 T1
D1
T4 R3 12k
S = ab
CIDM DIGITALES BIPOLARES DE SILICIO

Tecnologa TTL de gran velocidad (High speed) Puerta NAND de salida normal
+VCC
R1 2k8
R2 760
R5 60
T5 T3 +VCC 0 T4 R3 470 R4 4k a b T2 T1 S = ab
CIDM BIPOLARES DE SILICIO Tecnologa TTL

Puerta NOR de salida normal
+VCC
R1
R5
R2
R3
T3 T 2-1 a +VCC 0 T 1-1 b T 1-2 R3 T4 S = a+ b T 2-2

CIDM BIPOLARES DE SILICIO Tecnologa TTL

Puerta NAND de colector abierto
+VCC
R1
R2
Variable de salida de colector o drenador abierto
+VCC 0
a b
T2 T1 S
T3 R2

+VCC
Tecnologa TTL
R3
R1
R2
T3 T4 +VCC 0 T5 +VCC R5 a b T2 T1 R4 S = ab D1
Puerta NAND de tres estados
&
EN
R6 Entrada G (EN) de T6 Inhibicin
R7
T7 T8 R8

TECNOLOGIAS BIPOLARES NO SATURADAS Tecnologa TTL Schottky
Transistor Schottky
Smbolo del transistor Schottky

TECNOLOGIAS NO SATURADAS Tecnologa TTL Schottky
R1
R2
R6
Puerta NAND de salida normal

+VCC 0 a b T2 T1 R4
T3 T4
T5 R3 R5 T6
CIDM MOS DE SILICIO

TRANSISTOR MOS DE CANAL N
Contactos metlicos
xido grueso SiO2
Surtidor (Source)
Drenador (Drain)
xido SiO2
Canal
CIDM MOS DE SILICIO

TRANSISTOR MOS DE CANAL N POLARIZADO
VD + Puerta (Gate) + Surtidor (Source) Drenador (Drain)
VG -
ID
N P
+VG
Aislante
CIDM MOS DE SILICIO

Transistores de canal N Transistores de canal P
-VG
Transistores empobrecidos (Depletion)
Tipos de transistores MOS de canal P y canal N Curvas ID-VG
ID
+VG
-I D
ID
Transistores enriquecidos (Enhacement)
Tensin de umbral VTH -VG
+VG Tensin de umbral VTH

-I D
CIDM MOS DE SILICIO

PRIMEROS SMBOLOS DE LOS TRANSISTORES MOS
Transistores de canal N
D Transistores empobrecidos (Depletion) S D Transistores enriquecidos (Enhacement) S
Transistores de canal P
D
S D
CIDM MOS DE SILICIO

SMBOLOS ALTERNATIVOS DE LOS TRANSISTORES MOS
Transistores canal N
D
Transistores canal P
D
Transistores empobrecidos
Transistores enriquecidos
S S
CIDM MOS DE SILICIO

NUEVOS SMBOLOS ALTERNATIVOS DE LOS TRANSISTORES MOS
Transistores de canal N
D
Transistores de canal P
D
Transistores enriquecidos (Enhacement )

S D S D
Transistores empobrecidos (Depletion) )

S S
CIDM MOS DE SILICIO

SMBOLOS MS UTILIZADOS DE LOS TRANSISTORES MOS ENRIQUECIDOS EN LOS CIRCUITOS DIGITALES
Transistor canal N
D
Transistor canal P
D

+VG VG G D +VD VD0 = 0 N P N
CIDM MOS DE SILICIO

+I D +VG2
Zona poco impurificada Canal tipo N
+VG
+VD |VD1| > VD0
N P
RL A +VG1 = VTH VD2 VD1 +VD
+VG S G D +VD |VD| = |VG VTH| N P N
Curva caracterstica ID- VDS para diferentes valores de la tensin puerta-surtidor de un transistor MOS de canal N enriquecido
+VG S G D +VD |VD| > |VGG VTH| N P N
CIDM MOS DE SILICIO

+I D
+VDD RL VENTRADA VG
VD2 B
+VG2
VSALIDA VD
RL A +VG1 = VTH VD1 +VD
Circuito de un inversor implementado con un transistor MOS de canal N enriquecido y una resistencia
CIDM MOS DE SILICIO

+VGG +VDD
+VDD
T2 SALIDA ENTRADA T1
T2 SALIDA ENTRADA T1
Inversor implementado con un transistor MOS de canal N enriquecido en el que la carga es otro transistor MOS de canal N enriquecido
Inversor implementado con un transistor MOS de canal N enriquecido en el que la carga es un transistor MOS de canal N empobrecido
CIDM MOS DE SILICIO

TECNOLOGA MOS DE CANAL N ESTTICA
+VDD
T1 S = abc a T2 +VDD
T1 S=a+b+c
T3
a c T4
T2
T3
T4
Puerta NO-Y (NAND
Puerta NO-O (NOR)
CIDM MOS DE SILICIO

Implementacin fsica de una puerta NAND de tecnologa NMOS esttica
Tensin de alimentacin (+VDD)
Carga Salida abc
+VDD
T1 a S = abc Regin N b a T2
T3
T4
CIDM MOS DE SILICIO

Esquema de un biestable R-S implementado con puertas NO-O (NOR) de tecnologa MOS esttica
+VDD
T2
T5
P. Cero (R)
T3
T1
T4
T6
P. Uno (S)
CIDM MOS DE SILICIO

TECNOLOGA MOS DE CANAL N DINMICA
+VDD
T1 a
+VDD
a T2
+VDD
T1 S = a+b
T1 S = ab
Inversor
a T2 b T3
T2
T3
Puerta NOR
Puerta NAND
CIDM MOS DE SILICIO

TECNOLOGA CMOS
+VDD
+VDD
+VDD
T1 a a
T3
T3
T2
T4
T4 S = a+b
VSS
S = ab a T1
Inversor
T1
T2
T2
Puerta NOR
Puerta NAND
CIDM MOS DE SILICIO

TECNOLOGA CMOS
+VDD PUERTA NO-Y R T3 T4
+VDD PUERTA NO-Y T3 T4
T1
T1 R
T2
T2
Puerta NO-Y (NAND) que controla un diodo luminiscente que se enciende cuando conducen T1 y T2
Puerta NO-Y (NAND) que controla un diodo luminiscente que se enciende cuando conducen T3 o T4
CIDM MOS DE SILICIO

TECNOLOGA CMOS
+VDD
+VDD
PUERTA CMOS
PUERTA CMOS
Puerta CMOS de drenador abierto
CIDM MOS DE SILICIO

TECNOLOGA CMOS
+V DD
T1
T3 a T5 EN T6 T4
1 a EN
b)
T2
Inversor con salida de tres estados
CIDM MOS DE SILICIO

TECNOLOGA CMOS
+VDD
T1
T5
T2 Q
T6 Q
P. Cero (R)
T3
T4
T7
T8
P. Uno (S)
Biestable R-S realizado con dos puertas NO-O (NOR)
CIDM MOS DE SILICIO

TECNOLOGA CMOS
R
S Ve Vc
D Vs
VGS VUMBRAL +V
Puerta de transmisin implementada con un transistor MOS canal N enriquecido
CIDM MOS DE SILICIO

TECNOLOGA CMOS
+VDD
R(N) T1
R(P)
Vc
T2 Ve Vs VGS Curva resultante
Puerta de transmisin de tecnologa CMOS: a) Esquema; b) Grfica R-VGS
CIDM MOS DE SILICIO

TECNOLOGA CMOS
+VDD Ve1 T1 Vs T2 Ve2
Vc
Esquema de un multiplexor/demultiplexor de dos canales de tecnologa CMOS
CIDM MOS DE SILICIO

TECNOLOGA CMOS
MUX Entrada de control G 1 0 1
0
Q 1 1 Q
Entrada D
a)
Q 1D Q C1
Esquema lgico de un biestable D activado por niveles o cerrojo (Latch) y smbolo lgico normalizado
CIDM MOS DE SILICIO

TECNOLOGA CMOS
+VDD
T1 a S=a T2 VSS
Esquema bsico de un inversor dinmico de tecnologa CMOS
CIDM MOS DE SILICIO

TECNOLOGA CMOS
+VDD T1 T1 RED DE TRANSISTORES NMOS ENRIQUECIDOS +VDD
RED DE Variables de entrada TRANSISTORES NMOS ENRIQUECIDOS S b a T3 T4
T2 Puerta NO-O (NOR)
T2
Esquema general de un circuito dinmico de tecnologa CMOS
Puerta NO-O (NOR) dinmica de tecnologa CMOS
CIDM MOS DE SILICIO

CARACTERSTICAS DE LA TECNOLOGA CMOS
-Los circuitos de sus puertas lgicas son ms complejos que los de las tecnologas de MOS esttico o dinmico. Su utilizacin solo se generaliz cuando los fabricantes fueron capaces de implementar circuitos integrados VLSI. -La potencia que consumen sus puertas lgicas es prcticamente nula cuando el nivel lgico de sus entradas permanecen invariable. Idnea para realizar sistemas que se alimenten con bateras. - Las puertas lgicas se implementan exclusivamente con transistores MOS lo que permite alcanzar elevadas densidades de integracin. - En ella se pueden implementar puertas de transmisin que simplifican la realizacin de los circuitos digitales secuenciales. - Tiene unos mrgenes de ruido elevados, debido a que tanto los transistores P como los N utilizados son del tipo enriquecido. Esto ha permitido disminuir paulatinamente la tensin de alimentacin de los circuitos hasta alcanzar los 1.2 V. - Las puertas lgicas tienen una elevada cargabilidad de salida (Fan-out)
CIDM BicMOS DE SILICIO

+VCC
+VCC
T1
T2 T7
T1 T3 a
a T3
T5
T6
T2 a T4
ab T8
T4
Circuito del primer inversor implementado en tecnologa BiCMOS
Puerta NO-Y (NAND) de dos entradas de tecnologa BiCMOS complementaria
CIDM DE SILICIO
ENCAPSULADOS
Identificador del pin 1
19
Identificador del pin 1 18
14
13
CIDM DE SILICIO
TIPOS DE ENCAPSULADOS
Denominacin del encapsulado (Package) Acrnimo Tipo de montaje Descripcin y caractersticas
Dual in Line Package
DIP Para placas con orificios (Holes) (Montaje directo o con zcalos)
Dos filas de terminales (Nmero mximo 64)
Pin Grid Array
PGA
Matriz de terminales (Nmero mximo aprox. 600)
Small Outline Integrated Circuit
SOIC Para placas de montaje superficial (Surface Mounting Technology) (Montaje directo)
Versin del DIP para montaje superficial (Terminales planos)
Quad Flat Package
QFP
Terminales planos en los cuatro lados (Nmero mximo aproximado 250)
Lead Chip Carrier
LCC
Para placas con orificios (Montaje en zocalo) o placas de montaje superficial (Montaje directo)
Terminales doblados en los cuatro lados (Nmero mximo aproximado 100)
Ball Grid Array
BGA
Para placas de montaje superficial (Montaje directo)
Matriz de puntos de soldadura (Nmero mximo aprox. 1000)

Tecnologias Digitales FANOUT

Caricato da

Informazioni sul documento

Titolo originale

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

Tecnologias Digitales FANOUT

Caricato da

Copyright:

Formati disponibili

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Tecnologas Digitales

Enrique Mandado Prez

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Tecnologas Digitales

CARACTERSTICAS GENERALES DE LOS CIRCUITOS DIGITALES

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Tecnologas Digitales

CARACTERSTICAS GENERALES DE LOS CIRCUITOS DIGITALES

CARGABILIDAD DE ENTRADA (FAN-IN)

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Tecnologas Digitales

CARACTERSTICAS GENERALES DE LOS CIRCUITOS DIGITALES

Vs,0 max Vu,0 Margen de ruido en estado 0

Vu,1 Margen de ruido en estado 1

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Tecnologas Digitales

CARACTERSTICAS GENERALES DE LOS CIRCUITOS DIGITALES

Retardo de propagacin de subida tpdr

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Tecnologas Digitales

CARACTERSTICAS GENERALES DE LOS CIRCUITOS DIGITALES

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Tecnologas Digitales

CARACTERSTICAS GENERALES DE LOS CIRCUITOS DIGITALES

PRODUCTO POTENCIA DISIPADA-TIEMPO DE PROPAGACIN

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Tecnologas Digitales

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Tecnologas Digitales

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Tecnologas Digitales

IMPLEMENTACIN DE LOS CIRCUITOS DIGITALES

PUERTAS LGICAS CON DIODOS

S = abc (Lgica positiva) R

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Tecnologas Digitales

IMPLEMENTACIN DE LOS CIRCUITOS DIGITALES

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Tecnologas Digitales

IMPLEMENTACIN DE LOS CIRCUITOS DIGITALES

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Tecnologas Digitales

IMPLEMENTACIN DE LOS CIRCUITOS DIGITALES

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Tecnologas Digitales

IMPLEMENTACIN DE LOS CIRCUITOS DIGITALES

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Tecnologas Digitales

IMPLEMENTACIN DE LOS CIRCUITOS DIGITALES

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Tecnologas Digitales

IMPLEMENTACIN DE LOS CIRCUITOS DIGITALES

+VCC R a R b +VCC 0 c RE 0V R S=a+b+c RC

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Tecnologas Digitales

IMPLEMENTACIN DE LOS CIRCUITOS DIGITALES

Circuito bloque (Rel esttico) de la familia NORBIT (Cortesa de Philips)

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Tecnologas Digitales

CIRCUITOS INTEGRADOS DIGITALES MONOLTICOS (CIDM)

Escuelas Tcnicas de Ingenieros Universidad de Vigo Departamento de Tecnologa Electrnica

Electrnica Digital: Tecnologas Digitales