Cursocompletodeelectronicadepotencia 120922080641 Phpapp02

GENERALIDADES
Aos 50: SCR. Aos 70: Microprocesadores. Aos 90:

ASIC y DSP IGBT Frecuencias mayores Menor tamao y coste de componentes reactivos aplicaciones. Aplicaciones Industriales:
TEMA 1. INTRODUCCIN AL MODELADO Y ANLISIS DE CIRCUITOS DE POTENCIA

1.1. GENERALIDADES. 1.2. REGLAS PARA EL ANLISIS DE CIRCUITOS DE POTENCIA. 1.3. DESARROLLO EN SERIE. 1.3.1. Clculo de Armnicos. 1.3.2. Potencia. 1.3.3. Clculo de valores eficaces. 1.4. FORMULACIN SISTEMTICA UTILIZANDO VARIABLES DE ESTADO.
Mayores prestaciones, Menor coste, Posibilidad de emplearlos en nuevas
Control de Motores DC, AC (70% de la energa elctrica consumida). Fuentes de Alimentacin. Energas Renovables.
El objetivo de la ELECTRONICA DE POTENCIA es:
Modificar, utilizando dispositivos de estado slido, la forma de presentacin de la energa elctrica

Uso de Fuentes de Alimentacin, Componentes Reactivos e Interruptores. (no Resistencias) Definicin de Interruptor Ideal:
Roff=, VBD= , Ton=0

a) Interruptor Abierto
Ron=0, Ion= , Toff=0

b) Interruptor Cerrado
Otras caractersticas a tener en cuenta son: coste del dispositivo y de los elementos auxiliares, potencia necesaria para controlar el dispositivo.
Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 1 de 21
GENERALIDADES
Flujo de Potencia
REGLAS PARA EL ANLISIS DE CIRCUITOS DE POTENCIA
R=50
Fuente de Energa Elctrica Convertidor de Estado Slido
Carga
IR=10A E=500V VCE
Ejemplo simple con un solo interruptor.
Circuito de Mando
Fuente de Energa
Alterna (Mono Trifsica): Red Elctrica Generador aislado: Diesel Elico Continua: Bateras Celdas de Combustible Paneles Solares
Carga
Alterna (Mono Trifsica): Motor Estufa Horno Iluminacin ... Continua: Motores
Real: Cortado Saturado
IC 1mA 9.96 Amp
VCE 499.95V 2V
VRes 50mV 498V
Valores reales Ideal: Cortado Saturado IC 0 Amp 10 Amp VCE 500V 0V VRes 0mV 500V
Valores ideales Error (%): Cortado Saturado IC 0.01 0.4 VCE 0.01 0.4 VRes 0.01 0.4
Circuito de mando
Microprocesadores/DSP Circuitos microelectrnicos: ASIC FPGA
Convertidor de potencia
Interruptores Componentes reactivos: Transformadores Bobinas Condensadores
% de error sobre el valor mximo.
REGLAS PARA EL ANLISIS DE CIRCUITOS DE POTENCIA. Elementos Bsicos
v=L
di dt
1 t v(t )dt L t 0
1 2 Li 2
IL VL
i (t ) = i (t 0 ) +
= ivdt = L idi =
i C V
i=C
dv dt
1 t i (t )dt C t 0
i (t ) = i (t0 ) +
1 t v (t ) dt L t0
v(t ) = v(t0 ) +
1 = ivdt = C vdv = Cv 2 2
Ecuaciones fundamentales de Bobinas y Condensadores
Funcionamiento de una Bobina al aplicar una tensin constante
Ic
C
IL
Vc
L
VL
1 t v(t ) = v(t0 ) + i (t )dt C t0
Funcionamiento de un Condensador al aplicar una corriente constante
Funcionamiento de una Bobina al aplicar una tensin alternada positiva y negativa
REGLAS PARA EL ANLISIS DE CIRCUITOS DE POTENCIA. Ejemplo

D
IL VL
Carga LR
L
V = E sen t
i(t)
Suponiendo como condicin inicial i(0)=0, cuando V se hace positivo en t=0, el diodo se polariza directamente y empieza a conducir. El circuito equivalente si se supone el diodo ideal ser:
Diodo Conduciendo
Carga LR
L
V = E sen t
i(t)
Circuito equivalente en el primer intervalo

t
Ecuacin de mallas:
V = E sen t = R i + L
di dt
que, para i(0) = 0 tiene una solucin del tipo: Funcionamiento de una Bobina al aplicar una tensin alternada positiva y negativa
i (t ) =
Rt sen e L + sen( t ) 2 2 2 R +L
Este circuito es vlido para el anlisis en tanto i (t ) 0 . Sea t1 el instante en el que la intensidad se anula. El valor de t1 se obtiene de resolver la ecuacin i(t1)=0
Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 9 de 21 Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 10 de 21
INTRODUCCIN
TEMA 17. CONVERTIDORES CC/CA CON SALIDA SINUSOIDAL

17.1 INTRODUCCIN 17.2 ESTUDIO DE UNA RAMA DE UN PUENTE INVERSOR 17.2.1 Modulacin Senoidal PWM 17.2.1.1 Armnicos 17.2.2 Sobremodulacin 17.2.2.1 Armnicos 17.2.3 Generacin de Seales PWM con Microprocesadores 17.3 INVERSOR MEDIO PUENTE. 17.4 INVERSOR PUENTE COMPLETO. 17.4.1 Modulacin Bipolar 17.4.2 Modulacin Unipolar 17.4.3 Comparacin entre Modulacin Bipolar y Unipolar 17.4.4 Efecto de Tiempos Muertos 17.5 PUENTE TRIFSICO 17.5.1 Generacin de Seales PWM Trifsicas 17.5.2 Modulacin Space Vector 17.5.3 PWM Modificado 17.5.3.1 Extensin del Indice de Modulacin 17.5.3.2 Cancelacin de Armnicos 17.5.4 Control de Corriente
Tema anterior: Inversores conmutando a bajas frecuencias: Formas de ondas cuadradas a frecuencia de red. Generacin de armnicos de baja frecuencia. Alto coste de elementos reactivos para filtrado. No es posible controlar la amplitud de las tensiones alternas generadas (en trifsica). Normalmente empleados en potencias muy elevadas (Empleo de convertidores multinivel).
Este tema: Inversores conmutando a altas frecuencias: Formas de ondas cuadradas de frecuencia mucho mayor que la de la red. Generacin de armnicos de alta frecuencia. Menor coste de elementos reactivos para filtrado. Control de la amplitud de las tensiones alternas generadas. Posibilidad de controlar las corrientes aplicadas a la carga. Empleados en potencias ms bajas: Control de velocidad de motores AC. Fuentes de alimentacin ininterrumpidas (UPS). Conexin a red de sistemas de energas renovables.
Tema 16. Inversores II. 1 de 28
ESTUDIO DE UNA RAMA DE UN PUENTE INVERSOR. Modulacin Senoidal PWM

Vd
TA +
0 A

ts = 1 f s
DA +
io
$ V tri
Vd
TA
N
D A V AN
Vcont
$ V tri
+ Vd 2
Rama de un Puente Inversor
$ V tri
ts = 1 f s
V AO
Vcont
$ V tri
+ Vd 2
Vd 2
V AO
Formas de onda en una rama de un Puente Inversor fs=1/ts : Frecuencia de modulacin (frecuencia de la onda triangular que ser constante). f1 : Frecuencia de la seal de control (puede ser variable).
Vd 2
Formas de onda en una rama de un Puente Inversor
cont : Mximo de la seal de control. V tri : Mximo de la seal triangular (constante). V

V
1 si Vcontrol > Vtri TA + (on) V AO = + Vd 2 1 si Vcontrol < Vtri TA (on) V AO = Vd 2

cont ma = : ndice de modulacin (podra ser >1) Vtri
mf =
fs : Relacin de frecuencias. f1

Si
ESTUDIO DE UNA RAMA DE UN PUENTE INVERSOR. Armnicos

Si
ma < 1 , La amplitud de la componente fundamental de V AO se puede obtener de:

ts
Vtri
ton
2V tri
Va,cont t
V tri
Si mf es grande, durante el tiempo ts la seal de control no variar, y el valor medio ciclo a ciclo ir coincidiendo con el valor de la senoide Va,cont ya que por semejanza de tringulos:
ma<1:
Los armnicos aparecen en forma de bandas laterales, alrededor de:
+V ton V 2t t Va,cont tri a,cont = on s = ts ts 2Vtri V tri

VA0
mf f1, 2 mf f1, 3 mf f1 ...
Va 0 t
V ton ts ton Vd 2ton ts = VAO = d 2 ts ts 2 ts
ma h
1 (Fund.)
0.2
0.2 1.242 0.016 0.190
0.4
0.4 1.15 0.061 0.326 0.024 0.123 0.139 0.012 0.157 0.070
0.6
0.6 1.006 0.131 0.370 0.071 0.083 0.203 0.047 0.008 0.132 0.034
0.8
0.8 0.818 0.220 0.314 0.139 0.013 0.171 0.176 0.104 0.016 0.105 0.115 0.084 0.017
1.0
1.0 0.601 0.318 0.018 0.181 0.212 0.033 0.113 0.062 0.157 0.044 0.068 0.009 0.119 0.050
V AO =
Si:
f1 =
1
2
Va,cont Vd 2 V tri
) (si Vcontrol V tri

(V control Vtri )
, ser:
Vcontrol = V control sen ( 1 t ) sen( 1 t )
(V AO )1 = Vcontrol
Vtri
Vd V = ma d sen ( 1 t ) (ma 1) 2 2
es decir,
(V ) = m
AO
V d 2
para ma1
mf mf2 mf4 2mf1 2mf3 2mf5 3mf 3mf2 3mf4 3mf6 4mf1 4mf3 4mf5 4mf7
0.335 0.044
0.163 0.012
Amplitudes de los Armnicos
1,4 1,2 1 0,8 0,6 0,4 0,2 0

1 23 27 49 51 73 77 75 25
ma=0.2
1.4 0.2 0.4 0.6 0.8 1.0 1.2 1 0.8 0.6 0.4
99101 97 103
0.2 0
1.0
0.2
1 0.9 0.8 0.7 0.6 0.5 0.4 0.3 0.2 0.1 0
ma=1.0
Amplitudes de los primeros armnicos para ma entre 0.2 y 1.0, para mf=25
25
h ma
1 21 23 25 27 29
0,2
0,2 0,016 1,242 0,016
0,4
0,4 0,061 1,15 0,061
mf=25 0,6
0,6 0,131 1,006 0,131
0,8
0,8 0,22 0,818 0,22
1
1 0,018 0,318 0,601 0,318 0,018
23 27 47 53 4951 45
71 69
75 73
79 77 81
95 93
21
29
55
97
101 105 99 107 103
Armnicos para mf=25

Tema 16. Inversores II. 7 de 28 Tema 16. Inversores II. 8 de 28

Si
ESTUDIO DE UNA RAMA DE UN PUENTE INVERSOR. Sobremodulacin

La ventaja de
ma < 1 :
Si m f es un nmero entero impar, entonces ser:
ma 1 es que se tiene una relacin lineal entre Vcontrol y la tensin de salida, y adems los armnicos que aparecen son de alta frecuencia (para m f
1 ) (Funcin impar: Simetra f (t ) = f (t ) y tambin f (t ) = f (t + 2

de media onda respecto al origen) Esto implica que solo habr armnicos impares y coeficientes de tipo seno. (en fase con la seal). Al elegir fs se debe tener en cuenta que: - Cuanto mayor sea mf ms fcil ser filtrar los armnicos que aparecen. - Pero si mf sube, fs tambin y, por tanto, las prdidas de conmutacin. - Para la mayora de las aplicaciones se elige fs <6 kHz (Altas potencias) fs >20 kHz (para evitar el ruido audible en lo posible en bajas potencias). - Sincronizacin para pequeos valores de mf (por ejemplo < 21) mf debe ser un entero impar, sino aparecen subarmnicos. Esto implica que fs debe modificarse al variar f1: fs =mf f1. Para valores altos de mf esto no suele ser problema, ya que los subarmnicos son de amplitud muy pequea y se habla de PWM asncrono (mf no entero). Debe tenerse en cuenta que los subarmnicos de muy baja frecuencia (aunque tengan una amplitud pequea) pueden ocasionar grandes corrientes en cargas inductivas.
alto). Para ma > 1 se habla de sobremodulacin, el problema es que aparecen armnicos de bajas frecuencias.
(V$ )
Vd 2
Para mf=15 lineal sobremodulacin onda cuadrada
AO 1
4 = 1,278
3,24
ma
Tensin de salida normalizada en funcin de ma para mf=15 Si mf=15, para ma>3,24, ser (onda cuadrada): y
(V$ )
) = (V ) (V h
AO h
AO 1
4 Vd V = 1,278 d 2 2
AO 1
h= 3, 5, 7.
Al tratarse de una onda cuadrada no se puede controlar V AO
( )
salvo variando Vd .
ESTUDIO DE UNA RAMA DE UN PUENTE INVERSOR. Sobremodulacin
ESTUDIO DE UNA RAMA DE UN PUENTE INVERSOR. Sobremodulacin. Armnicos
Comparacin entre ma=0.8 y ma=1.5 para ms=35

Armnico
Comparacin entre ma=0.8 y ma=1.5 (sobremodulacin) para ms=35
ESTUDIO DE UNA RAMA DE UN PUENTE INVERSOR. Generacin de Seales PWM con Microprocesadores
Vtri Va
INVERSOR MEDIO PUENTE
C 0
Vd/2
TA+
DA+
Vd C
Z TADA-
Vd/2
Va
0 T0 T1 T0,T1= Instantes de Muestreo
Configuracin en Medio Puente

t
Vtri
Va
Los condensadores consiguen un punto medio equivalente a tener una batera con toma media. Las formas de onda son exactamente las mismas que las que se acaban de estudiar.
T1 0 T2 T0 T0,T1...= Instantes de Muestreo
T3
Va
t
Generacin de Seales PWM con microprocesadores

INVERSOR PUENTE COMPLETO
INVERSOR PUENTE COMPLETO. Comparacin entre Modulacin Bipolar y Unipolar

1.5
TA+ Vd/2 0 Vd/2 TAA
DA+ Z io DAVo= VA0 VB0
TB+ B
DB+
1
Vsin
Vsal Bipolar
0.5
TBN
DB0
-0.5
Configuracin en Puente Completo Monofsico Son posibles las dos estrategias de disparo explicadas al estudiar los convertidores DC/DC: a) Bipolar: Se dispara TA + y TB y a continuacin TA y TB + . Las tensiones V AO y VBO son idnticas a las explicadas para una rama simple, solo que V BO (t ) = V AO (t ) , luego: V AB (t ) = V AO (t ) V BO (t ) = 2V AO (t ) , es decir, tendremos el doble de tensin.
-1
-1.5 1.5
Vsin
1
Vsal Unipolar
$ = m V (m a 1) V 01 a d 4 $ Vd < V01 < Vd (ma > 1)
0.5
Lo explicado anteriormente respecto a los armnicos es vlido.

-0.5
b) Unipolar: En este caso:
Si Vcontrol > Vtri T A + on (V AN = Vd ) Si V T A on (V AN = 0 ) control < Vtri Si (-Vcontrol ) > Vtri TB + on (VBN = Vd ) Si (-Vcontrol ) < Vtri TB on (VBN = 0 )
-1
-1.5
Comparacin entre modulacin Bipolar y Unipolar en un puente monofsico. Para ma=0.8 y mf=22
INVERSOR PUENTE COMPLETO. Comparacin entre Modulacin Bipolar y Unipolar

0.9
INVERSOR PUENTE COMPLETO. Efecto de Tiempos Muertos
Bipolar
0.8
Unipolar
0.7
0.6
0.5
0.4
0.3
0.2
0.1
0 1 4 7 10 13 16 19 22 25 28 31 34 37 40 43 46 49 52 55 58 61 64 67 70 73
t
armnico
Comparacin entre modulacin Bipolar y Unipolar en un puente monofsico. Para ma=0.8 y mf=22 Interr. ON TA+TBTA-TBTA+TB+ TA-TBVAN Vd 0 Vd 0 VBN 0 Vd Vd 0 Vo =VAN VBN Vd -Vd 0 0
Efecto de los Tiempos Muertos en la Tensin de salida cuando la corriente cambia de signo
V A = Vd
V(i<0) Vo(t) V(i>0) 0 V(i<0)
t c t alm sig (i A ) TS
Real Ideal t
Estados Posibles de los interruptores en un Convertidor Puente Monofsico Como se vio al estudiar los convertidores DC/DC, la frecuencia de conmutacin efectiva para Vo es 2fs, ya que se producen 4 conmutaciones en el periodo de una onda triangular con lo que se consigue alejar los armnicos de mf a 2mf 1 (si mf es entero par). Ntese que para la modulacin unipolar, se escoge mf par, ya que en este caso el primer armnico de las tensiones VA y VB estn desfasadas 180. Luego la diferencia de fases AB = 180 mf=0 y por tanto desaparecen todos los armnicos pares.
Efecto de los Tiempos Muertos en la Tensin de Salida
io(t) 0
I>0 I<0
I>0 I<0
PUENTE TRIFSICO
TA+ A Vd/2 TADADA+ iA TB+ B TBDBDB+ iB TC+ C TCDC+ iC DC-
PUENTE TRIFSICO. Generacin de Seales PWM Trifsicas

Va Vtri 0 Vb t Vc
N1
Vd/2
$ V $ = m Vd V con m a = cont AN 1 a $ 2 V T Vd 3 ma = 0,612 ma Vd V LL1RMS = 2 2

0
Va t Vb t Vc t
Formas de ondas
Vtri
Vcontrol,A
Vcontrol,B
Vcontrol,C
t
S0 S1 S2 S7 S2 S1 S0
Generacin de seales trifsicas PWM Generacin de las Seales de Control para un Puente Trifsico
PUENTE TRIFSICO. Modulacin Space Vector

Para conseguir el vector S*, se puede conmutar entre los adyacentes S1, S2 y S0 (o S7). Los tiempos de duracin de cada estado se pueden obtener de:
( D1 S1 + D2 S 2 ) = S * S2

Una variante consiste en:
jIm S3 S2
jIm S3
dnde Di es la fraccin del tiempo de muestreo que se aplica el vector i.

S*
S* S4 S1
S4
S1
La solucin del sistema de ecuaciones es:

1 D1 = ma sen cos 3 2 D2 = m a sen 3 D0 = 1 D1 D2
Re
S0, S7 S5 S6
Re
S0, S7 S5 S6
En cada ciclo la secuencia de estados y sus duraciones son:
Dnde ma es el ndice de modulacin de amplitud =
S* Si
S0 --t0 /2
S1 +-t1 /2
S2 ++t2
O bien
S1 +-t1 /2
S0 --t0 /2
En cada ciclo la secuencia de estados y sus duraciones (ti=Di *ts) son:
--t0 /2
S0
Ciclos impares S1 S2
+-t1
++t2
+++ t0 /2
S7
+++ t0 /2
S7
Ciclos pares S2 S1
++t1
+-t2
--t0 /2
S0
S7 +++ t0 /2
S2 ++t2 /2
S1 +-t1
S2 ++t2 /2
S7 +++ t0 /2
De esta forma el nmero de conmutaciones se minimiza (slo hay una conmutacin de rama en cada transicin)
De esta forma el nmero de conmutaciones se minimiza, ya que ahora el nmero de conmutaciones por ciclo es 4 (antes eran 6) . Esto permite subir la frecuencia de conmutacin (*3/2) con las mismas prdidas.
PUENTE TRIFSICO. PWM Modificado. Extensin del Indice de Modulacin
t
t
Modulacin SV con ma=0.8, mf=35*1.5
Tensiones de Fase y Lnea al aadir un Tercer Armnico de amplitud de la fundamental. La tensin lnea-lnea que se consigue es 1.124*VLL (Valor mximo posible con esta estrategia)
Armnico
Comparacin entre modulacin PWM y SV

PUENTE TRIFSICO. PWM Modificado. Extensin del Indice de Modulacin

Otra posibilidad es (para 0.9*Vd/2):
PUENTE TRIFSICO. Cancelacin de Armnicos
a) Vo=0.8Vd/2
El valor mximo alcanzable es 1.156*Vd/2 y fmax*3/2

t
b) Vo=0.2Vd/2 Precalculando 1, 2 y 3 se controla la amplitud de la seal. Simetra respecto al origen: No armnicos pares. Con tres cortes por semiciclo: 7 Conmutaciones. Se eliminan los armnicos 5 y 7. El tercer armnico y sus mltiplos se cancelan en los inversores trifsicos. Es necesario comparar con otras estrategias (mf=7)
MODULACIN PWM. Control de Corriente

a) Control Bang-Bang (Banda de Histresis)
MODULACIN PWM. Control de Corriente

b) Control de Corriente a Frecuencia Constante
Consigna iA
Vd 2 Vd 2
TA +
A
DA +
iA
L
Modulador PWM Controlador PI iAerr

N
Medida de corriente
Comparador
Inversor
TA
Vcont
DA
iA/C
A B C
Corriente Real Consigna de Corriente
iAMedida
Vtri 1/fs
Control PI de la Corriente
iB/C
iC/C
V AN
Frecuencia variable
El control de corriente (ambos mtodos) son muy usados en: Control de motores de induccin. Inyeccin de potencia procedente de fuentes de energas alternativas en la red. Ntese que la consigna de corriente puede elegirse de manera que: Est en fase con la tensin de la red. La red trabaja con el inversor como si fuese una resistencia. Est desfasado 180 con la tensin de la red. La red cede energa activa al inversor. Tenga un desfase en adelanto o retraso con la tensin de la red. La red toma o cede energa activa o reactiva. Esto permite su uso como compensador de energa reactiva. Se pueden introducir desequilibrios entre las corrientes de las fases. Esto permite compensar las corrientes que estn circulando por otra carga desequilibrada. Se pueden incorporar armnicos en las corrientes. Esto permite compensar los armnicos de las corrientes que estn inyectando las cargas conectadas a la red.
Consigna iA
iAerr Comparador Inversor
Medida de corriente
iA/C
A B C
iAMedida Vtri iB/C
Banda de Histresis
iC/C
Control Bang-Bang de un Inversor

INTRODUCCIN
Smbolos para la Representacin de Convertidores CC/CA (Inversores)
CC
CA
TEMA 16. CONVERTIDORES CC/AC.

16.1. INTRODUCCIN 16.1.1. Armnicos 16.1.2. Conexin de un Convertidor CC/AC 16.1.3. Clasificacin 16.2. INVERSOR MEDIO PUENTE. RAMA ELEMENTAL 16.3. INVERSOR MONOFSICO EN PUENTE COMPLETO 16.4. INVERSOR TRIFSICO 16.4.1. Tensin en el Neutro 16.4.2. Armnicos 16.4.3. Espacio de Estados 16.5. OTROS INVERSORES 16.5.1. Inversor con Fuente de Corriente 16.5.2. Inversores de tres niveles 16.5.3. Inversores Multinivel
(a) Inversor Monofsico.
CC
CA
(b) Inversor Trifsico
APLICACIONES: Actuadores para motores de corriente alterna. Permite variar la tensin y la frecuencia de estos motores. Fuentes de alimentacin ininterrumpida (UPS). Genera una tensin senoidal a partir de una batera con el fin de sustituir a la red cuando se ha producido un corte en el suministro elctrico. Generacin fotovoltica. Genera la tensin senoidal de 50Hz a partir de una tensin continua producida por una serie de paneles fotovoltaicos. En este tema, se considerar nicamente el funcionamiento a bajas frecuencias, es decir: los interruptores conmutando a la frecuencia de la red.
Tema 16. Inversores I.
1 de 35
2 de 35
INTRODUCCIN
+Vd /2
INTRODUCCIN. Armnicos
Armnicos para D=0.5
Vd /2
0
1 0
iA
SA VZ Z
Vd /2 -Vd /2
Circuito Inversor Simple

SA
Posicin 0 Posicin 1 Posicin 0 t
Vz
Vd 2
0
Armnicos de ondas cuadrada y triangular

t
V d 2 iA Vd 2R Vd 2R
Carga resistiva de valor R

t
Armnico fundamental
iA Vd T 2L
0
Carga inductiva de valor L

t0 T t1 T t
Vd T 2L
Formas de Onda de un Circuito Inversor Simple

Tema 16. Inversores I. 3 de 35 Tema 16. Inversores I. 4 de 35
0.5
0.5
Armnico nm.
Armnicos en una Onda Cuadrada de amplitud
1 en funcin de D 2
5 de 35
Armnicos 0 a 5 de una Onda Cuadrada de amplitud
1 en funcin de D 2
6 de 35
INTRODUCCIN. Conexin de un Convertidor CC/AC

Flujo de Potencia
INTRODUCCIN. Conexin de un Convertidor CC/AC
I,P
Elementos metlicos aislados del circuito de potencia

FILTRO DE RED CONVERT. CA/CC BOBINA O CONDENSAD. INVERSOR FILTRO DE CARGA
CARGA
VC
a)
RED
+
s1 ( t ) s2 ( t ) sn ( t )
I,P
Batera
Control
VC
Diagrama de Bloques del Sistema Inversor
b)
Circuito de Alimentacin de Inversores. (a) Alimentacin Mediante un Rectificador Controlado. (b) Alimentacin Mediante Otro Inversor
VAC
Modelo por Fase de la Carga del Inversor
7 de 35
8 de 35
INTRODUCCIN. Clasificacin
Inversores con fuente de corriente (CSI). Inversores con fuente de tensin (VSI).
IL
INVERSOR MEDIO PUENTE. RAMA ELEMENTAL
Vd /2 0 Vd /2
TA+ A TA-
DA+ iA
DA-
VC
Inversor en Medio Puente (a) (b) t0 , instante de tiempo en el que se abre el interruptor TA+ . t0+ t0 instante de tiempo en el que se cierra el interruptor TA- . t1, instante de tiempo en el que se abre en interruptor TA-. t1+ t1 instante de tiempo en el que se cierra el interruptor TA+. t0 y t1 son los tiempos muertos (generalmente coinciden).
Inversores con: (a) Fuente de Tensin (VSI). (b) Fuente de Corriente (CSI) Inversores de baja frecuencia (onda cuadrada). Inversores de alta frecuencia (modulacin por anchura de pulsos). Inversores de transistores bipolares. Inversores de MOSFETs. Inversores de IGBTs. Inversores de tiristores. Inversores de GTOs.
TA+ t1 + t1 TA t0 VA t 0 + t 0 t1 t
Inversores no resonantes. Inversores resonantes. Medio puente o batera con toma media. Transformador con toma medio o Push-Pull. Puente completo monofsico. Puente trifsico.
Vd 2
0
Vd 2
Formas de Onda del Inversor Medio Puente con Carga Resistiva
9 de 35
10 de 35

Vd 2
O
TA+
A
DA+
iA (t0 )
O
Vd 2
TA+
A
D A + i ( t + t ) A 0 0
Vd 2
TA
D A
Vd 2
TA
D A
a)
Vd 2
O
b)
Vd 2
O
TA+
A
D A+ i ( t ) A 1
TA+
A
D A + i ( t + t ) A 1 1
Vd 2
TA
D A
Vd 2
TA
D A
c)
d)
Circuitos Equivalentes durante los Intervalos de Funcionamiento del Inversor en Medio Puente
Formas de Onda de Tensin y Corriente de un Inversor Medio Puente con Carga Inductiva considerando tiempos muertos y tiempos de almacenamiento de los interruptores
11 de 35
12 de 35

Vd 2
1 0 SA Vz Z A iA
V pulso
iA Z
V d 2
a) b)
Circuitos Simplificados del Inversor en Medio Puente: a) Como Conmutador. b) Como Fuente de Onda Cuadrada
Efecto de los Tiempos Muertos en la Prdida de Tensin en la Carga cuando la corriente no cambia de signo
V A = Vd
t c t alm sig (i A ) TS
13 de 35
14 de 35
INVERSOR MONOFSICO. PUENTE COMPLETO
INVERSOR TRIFSICO
Vd 2
TA + A
D A+
TB+ B TB
DB+
O
Vd 2
iA
D A
iB
O
DB
Vd 2
TA + A
D A+
TB+ B TB
DB+
TC+ C TC
DC+
iA
iB
iC
TA
Vd 2
TA
D A
DB
DC
Inversor Monofsico en Puente Completo
Inversor puente trifsico
Vd 2
O
sA i A
A
VZ
Z
sB
B
Vd 2
Circuito Equivalente del Inversor Monofsico en Puente Completo
Estado 0 1 2 3
Interruptor Interruptor Tensin en SA SB la carga 0 0 1 1 0 1 0 1 0 -Vd Vd 0
Resumen de los Estados de un Inversor Monofsico en Puente Completo
15 de 35
16 de 35
INVERSOR TRIFSICO
INVERSOR TRIFSICO. Tensin en el Neutro
Vd /2 0 SA Vd /2
iA
A
iB SB
B
iC SC
C
t
Tensiones en las tres ramas del inversor. Determinacin de la tensin del neutro de la carga:
VA0 VAN VN0 N
Vd 2 Vd 2 Z N Z Vd 2 Z Z Z N Vd 2
VBN
VCN
Circuito Equivalente del Inversor Trifsico
(a) Interruptores Estado SA S0 S1 S2 S3 S4 S5 S6 S7 0 1 1 0 0 0 1 1 SB 0 0 1 1 1 0 0 1 SC 0 0 0 0 1 1 1 1
(b)
Circuitos Equivalentes para Determinar la Tensin del Neutro de la carga Estados: Z V Vd Z Vd Vd Vd d 2 = = S1, S3 y S5 a) VNO = 3 6 3 6 2 3 Z 2 2 2Z
Z V V V V Z Vd 2 d = d d = d b) VNO = 3 3 6 6 2 3 Z 2 Z 2 2
S2, S4 y S6
Luego:
t
y las tensiones aplicadas a la carga por fase son:
Estados de un Inversor Trifsico.
V AN = V AO VNO ; VBN = VBO VNO ; VCN = VCO VNO
17 de 35
18 de 35
INVERSOR TRIFSICO. Armnicos
INVERSOR TRIFSICO. Armnicos
t
Tensiones en un puente trifsico
En las tensiones faseneutro desaparecen los armnicos triples
Tensiones entre Fase y Punto medio de la batera
Tensiones fase-fase
Componente Fundamental
19 de 35
20 de 35
INVERSOR TRIFSICO. Espacio de Estados

Interruptores Estado Tensiones/Vd
OTROS INVERSORES. Inversor con Fuente de Corriente

L
S0 S1 S2 S3 S4 S5 S6 S7
SA 0 1 1 0 0 0 1 1
SB 0 0 1 1 1 0 0 1
SC VAN VBN VCN 0 0 0 0 0 2/3 -1/3 -1/3 0 1/3 1/3 -2/3 0 -1/3 2/3 -1/3 1 -2/3 1/3 1/3 1 -1/3 -1/3 2/3 1 1/3 -2/3 1/3 1 0 0 0
jIm S3 S2
TA + D A+
I
TB iA DB
B
iB
t
2Vd 3
TA D A
TB+ DB+
Estados de un Inversor Trifsico. Conversin de coordenadas del espacio tridimensional al plano (proyeccin):
R=
S1 Re
Inversor en Puente Completo con Fuente de Corriente. Los diodos son necesarios si los interruptores no soportan tensiones inversas. Nota: En este montaje pueden cerrarse simultneamente los dos interruptores de una rama, pero no se pueden dejar abiertos a la vez los dos de la parte de arriba (o de abajo) de ambas ramas.
1 1 Re 2 2 = Im 3 3 0 2
1 V A 2 V B 3 VC 2
S4
S0, S7 S5 S6
A B
Por ejemplo, para S1:
VA =
2Vd V V ; VB = d ; VC = d , resulta: 3 3 3
Re =
2Vd 2Vd ; Im = 0 , cuyo mdulo es: 3 3
Modelo Equivalente del Inversor Monofsico con Fuente de Corriente Su uso principal es para grandes potencias con SCR (tendencia a desuso). Tienen una ventaja, ya que pueden devolver energa a la red si la fuente de corriente se construye con una bobina y un rectificador controlado.
para S5: V A =
2V Vd V ; VB = d ; VC = d , resulta: 3 3 3
Re =
Vd V 2Vd ; Im = d , cuyo mdulo es: 3 3 3
21 de 35
22 de 35
OTROS INVERSORES. Inversor con Fuente de Corriente

L
OTROS INVERSORES. Inversores de tres niveles
TA + T1 D1 T2 D2
B
D A+
TB+
DB+
TC+
DC+
T3 D3
C
Vd 2
T1
D1
A
T2 iA
D2
B
T3 iB
D3
C
T4 D4
T5 D5
T6 D6
Vd 2
O
iC
T4
D4
T5
D5
T6
D6
Inversor Trifsico con Fuente de Corriente
TA
D A
TB
DB
TC
DC
A B C
Inversor Trifsico de Tres Niveles
Modelo Equivalente del Inversor Trifsico con Fuente de Corriente
23 de 35
24 de 35

Vd/ 2 D+ TA+ DA + Vd/ 2 TA+ D+ DA +

Vd/ 2 D+ TA+ DA + Vd/ 2 D+ TA+ DA +
T1
D1
Io>0 Vo=-Vd/2
Vd/ 2 D-
T1
D1
Io<0 Vo=-Vd/2
Vd/ 2 D-
T1
D1
Io>0 Vo=-Vd/2
Vd/ 2 D-
T1
D1
Io<0 Vo=-Vd/2
T4 Vd/ 2
D4
T4
D4
T4
D4
T4
D4
DTADA -
TA-
DA -
TA-
DA -
TA-
DA -
Vd/ 2
D+
TA+
DA +
Vd/ 2
D+
TA+
DA +
D+ TA+ DA + Vd/ 2 D+ TA+ DA +
T1
D1
Io>0 Vo=0
Vd/ 2 D-
T1
D1
Io<0 Vo=Vd/2
Vd/ 2
T1 D4 D4
D1
Io>0 Vo=0
Vd/ 2 D-
T1
D1
Io<0 Vo=0
T4 Vd/ 2
T4
T4 DA Vd/ 2
D4
T4
D4
DTADA -
TA-
DTADA -
TA-
DA -
Vd/ 2
D+
TA+
DA + Vd/ 2
TA+ D+
DA +
T1
D1
Io>0 Vo=-Vd/2
Vd/ 2 D-
T1
D1
Io<0 Vo=0
Vd/ 2
D+
TA+
DA + Vd/ 2
D+
TA+
DA +
T4 Vd/ 2
D4
T4
D4
T1
D1
Io>0 Vo=Vd/2
Vd/ 2 D-
T1
D1
Io<0 Vo=Vd/2
DTADA -
TA-
DA Vd/ 2
T4
D4
T4
D4
DTADA -
Vd/ 2
D+
TA+
DA + Vd/ 2
D+
TA+
DA +
TA-
DA -
T1
D1
Io>0 Vo=Vd/2
Vd/ 2 D-
T1
D1
Io<0 Vo=Vd/2
Estados de una rama de inversor a tres niveles
T4 Vd/ 2
D4
T4
D4
DTADA -
TA-
DA -
Estados de una rama de inversor a tres niveles


S1 S2 S3 S4 S5 S6 S7 S8 S9 S10 S11 S12
Vd /2 0 SA Vd /2
iA
A
iB SB
B
iC SC
C
VA0 VAN VN0 N

Circuito Equivalente del Inversor Trifsico de tres niveles La tensin VN0 se puede calcular aplicando el Teorema de Superposicin:
VBN
VCN
Tensiones entre Fase y Tensiones fase-neutro Punto medio de la batera
Z Z Z 2 +V 2 +V 2 = V N 0 = V A0 B 0 C 0 Z +Z Z +Z Z +Z 2 2 2 (V + V B 0 + VC 0 ) V N 0 = A0 3
Las tensiones VA0 ,VB0 y VC0 pueden tomar los valores: +Vd /2 , -Vd /2 y 0. Luego los posibles valores de VN0 sern: 0, Vd /6 , Vd /3 y Vd /2
S1 S2 S3 S4 S5 S6 S7 S8 S9 S10 S11 S12
VAN 1/2 2/3 1/2 1/3 0 -1/3 -1/2 -2/3 -1/2 -1/3 0 1/3
VBN -1/2 -1/3 0 1/3 1/2 2/3 1/2 1/3 0 -1/3 -1/2 -2/3
VCN 0 -1/3 -1/2 -2/3 -1/2 -1/3 0 1/3 1/2 2/3 1/2 1/3
VN0 0 -1/6 0 1/6 0 -1/6 0 1/6 0 -1/6 0 1/6
SA + + + + 0 0 +
SB 0 + + + + + 0 -
SC 0 0 + + + + +
Tensiones y estados en un inversor de tres niveles


0.8
OTROS INVERSORES. Inversores de tres niveles SC 0 0 + + + + +

2 Niveles 0.6 3 Niveles
S1 S2 S3 S4 S5 S6 S7 S8 S9 S10 S11 S12
VAN 1/2 2/3 1/2 1/3 0 -1/3 -1/2 -2/3 -1/2 -1/3 0 1/3
VBN -1/2 -1/3 0 1/3 1/2 2/3 1/2 1/3 0 -1/3 -1/2 -2/3
VCN 0 -1/3 -1/2 -2/3 -1/2 -1/3 0 1/3 1/2 2/3 1/2 1/3
SA + + + + 0 0 +
SB 0 + + + + + 0 -
0.4
0.2
0 0 -0.2 0.125 0.25 0.375 0.5 0.625 0.75 0.875
-0.4
-0.6
Estados en un inversor de tres niveles
-0.8
Comparacin de las tensiones de fase y sus armnicos entre un inversor convencional de dos niveles y otro de tres niveles
jIm S6 S7 S8 S9 S10 S11 S12

S5
S4
S3 S2 Re S1

Im
Vd /5
OTROS INVERSORES. Inversores Multinivel

D+ T1+ D1 +
D+
D+
T2+
D2 +
T3+ Vd /5 D+ D+ D+
D3 +
D+
D+
D+
D+
T5+ Vd /5
D5 +
Vo
T1-
D1 -
Estados (27) en un inversor trifsico de tres niveles

ESTADO VA0 VB0 VC0 VN0 VAN VBN VCN = S0 -0,5 -0,5 -0,5 -0,50 0,00 0,00 0,00 S13,S26 S1 -0,5 -0,5 0 -0,33 -0,17 -0,17 0,33 S14 S2 -0,5 -0,5 0,5 -0,17 -0,33 -0,33 0,67 S3 -0,5 0 -0,5 -0,33 -0,17 0,33 -0,17 S16 S4 -0,5 0 0 -0,17 -0,33 0,17 0,17 S17 S5 -0,5 0 0,5 0,00 -0,50 0,00 0,50 S6 -0,5 0,5 -0,5 -0,17 -0,33 0,67 -0,33 S7 -0,5 0,5 0 0,00 -0,50 0,50 0,00 S8 -0,5 0,5 0,5 0,17 -0,67 0,33 0,33 S9 0 -0,5 -0,5 -0,33 0,33 -0,17 -0,17 S22 S10 0 -0,5 0 -0,17 0,17 -0,33 0,17 S23 S11 0 -0,5 0,5 0,00 0,00 -0,50 0,50 S12 0 0 -0,5 -0,17 0,17 0,17 -0,33 S25 S13 0 0 0 0,00 0,00 0,00 0,00 S0,S26 S14 0 0 0,5 0,17 -0,17 -0,17 0,33 S1 S15 0 0,5 -0,5 0,00 0,00 0,50 -0,50 S16 0 0,5 0 0,17 -0,17 0,33 -0,17 S3 S17 0 0,5 0,5 0,33 -0,33 0,17 0,17 S4 S18 0,5 -0,5 -0,5 -0,17 0,67 -0,33 -0,33 S19 0,5 -0,5 0 0,00 0,50 -0,50 0,00 S20 0,5 -0,5 0,5 0,17 0,33 -0,67 0,33 S21 0,5 0 -0,5 0,00 0,50 0,00 -0,50 S22 0,5 0 0 0,17 0,33 -0,17 -0,17 S9 S23 0,5 0 0,5 0,33 0,17 -0,33 0,17 S10 S24 0,5 0,5 -0,5 0,17 0,33 0,33 -0,67 S25 0,5 0,5 0 0,33 0,17 0,17 -0,33 S12 S26 0,5 0,5 0,5 0,50 0,00 0,00 0,00 S0,S13
Tema 16. Inversores I. 31 de 35
D-
D-
D-
DT2D2 -
Vd /5
D-
D-
DT3D3 -
D-
DT4D4 -
Vd /5
DT5D5 -
Vd
4/5Vd
3/5Vd 1/2Vd 2/5Vd
1/5Vd
0.002
0.004
0.006
0.008
0.01
0.012
0.014
0.016
0.018
0.02
Estado de interruptores
Re
T4+
D4 +
k= T1+ T2+ T3+ T4+ T5+ T1T2T3T4T5-
1 1 1 1 1 1 0 0 0 0 0
Tensin de Salida Vo=k*Vd 4/5 3/5 2/5 1/5 0 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 0 0 1 1 1 0 0 0 1 1 0 0 0 0 1
Inversor de 6 niveles. Tensin entre una rama y el terminal negativo de la batera
32 de 35

Vd 4/5 Vd 3/5 Vd 2/5 Vd 1/5 Vd 0 -1/5 Vd -2/5 Vd -3/5 Vd -4/5 Vd -Vd t

2 3 4 5 6 7
Niveles
10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31
Vd
Armnicos Armnicos y Distorsin Armnica Total de VA0 en inversores Multinivel
4/5 Vd
3/5 Vd 1/2 Vd 2/5 Vd
1/5 Vd
t
3 5 7 9 11 13 15
Inversor de seis niveles: tensiones fase-neutro y fase-fase

Nmero de Niveles

0,35
3
0,3
Armnicos
0,25
0,2
0,15
0,1
0,05
Armnicos 3, 5, 7 y 9 en inversores de diferentes niveles de tensin
Vd 2 Niveles 3 Niveles 4 Niveles 5 Niveles 6 Niveles 7 Niveles Vd/2
0
Tensiones de salida en inversores multinivel
35 de 35
INTRODUCCIN
Objetivo: Estudio de los circuitos ms usados en las fuentes de alimentacin reguladas (de amplio uso en la alimentacin de equipos electrnicos).
TEMA 15. CONVERTIDORES DC/DC II

15.1 INTRODUCCIN 15.2 CONVERTIDOR PUENTE 15.2.1 Estrategias de Control 15.2.1.1 Control Bipolar 15.2.1.2 Control Unipolar 15.3 CONVERTIDORES CON AISLAMIENTO GALVNICO 15.3.1 Convertidor Flyback 15.3.2 Convertidor Forward 15.3.3 Convertidor Puente 15.4 CIRCUITOS DE CONTROL DE CONVERTIDORES
Caractersticas:
Regulacin de la tensin de salida a un valor Vo constante (dentro de un rango de tensiones de entrada y corrientes de salida. Aislamiento galvnico entre entrada y salida, sin emplear transformadores de 50Hz. Permitir si se precisa ms de una tensin de salida aisladas entre s.
En este tema slo se va a analizar el funcionamiento en modo de conduccin continua (en las fuentes de alimentacin L suele ser de un valor bastante grande). Se va a suponer que Vo es constante (C se supone de un valor elevado).
Tema 15. Convertidores DC/DC II.
1 de 39
2 de 39
CONVERTIDOR PUENTE
id + S1 Vd io S3
CONVERTIDOR PUENTE
Potencia positiva o negativa
io
Donde cada interruptor es en realidad:
S1
A
Generacin del Retraso
A
S2
Carga
Vo = V A VB
B
S4 Si Di
Vo
Si IGBT o MOS
Esquema del convertidor Puente (4 cuadrantes)
id
+
S1
Vd D1
id
+
a)
S1
Vd D1
S2
io
io
A
S2 D2
Carga
A
S2
Carga
Corriente Inversa del Diodo D2
A B S1 S2 tc tc
b) Generacin de Tiempos Muertos: a) Circuito Simple para Generarlos. b) Formas de Ondas
a)
b)
Convertidor Puente, problemas en el disparo de los interruptores: a) No se pueden cerrar simultneamente los dos interruptores de una rama. Por tanto, si estaba conduciendo S1 hay que esperar un tiempo mayor que el que necesita S2 para cortarse antes de dar la orden de cierre a S1. Empleo de tiempos muertos en el disparo de los interruptores. b) Cuando est conduciendo D2 hay que controlar la velocidad de entrada en conduccin de S1 (controlando la velocidad de subida de VGS1) de forma que la corriente de recuperacin inversa de D2 no suba excesivamente. Los dos casos presentados son solo ejemplos, por simetra se pueden encontrar otros ejemplos.
tc
3 de 39
4 de 39
CONVERTIDOR PUENTE
Puede estar abierto o cerrado
CONVERTIDOR PUENTE
iO D1
A
Conducen D1 y D4
S1 Vd
Vd
B
io>0
A
Vd
A
io<0
S2
iO<0 VO=Vd S4
D4
VA =Vd
VA =Vd
Circulacin de Corriente por dos Diodos, se devuelve energa. (Si io>0, se devuelve energa a la batera por los otros dos diodos).
Puede estar abierto o cerrado
Tensin V A con S1 Cerrado ( S 2 Abierto) en los casos io > 0 e i o < 0
S1 Vd iO
A
Conducen S 2 y D4
B
Si S1 = on (S 2 = off ) V A = Vd Si S1 = off (S 2 = on) V A = 0

VA = Vd t onA + 0 t offA TS = Vd D A
S2 D2
iO<0 VO=0 S4
Luego:
D4
Dnde: D A es el Duty cycle de la rama A. En la rama B se puede obtener de la misma forma: V B = Vd DB Luego:
Circulacin de Corriente por dos Diodos aplicando una tensin nula. (Si io>0, la corriente circulara por D2 y S4). Estados Posibles S1 0 0 0 0 0 0 1 1 1 S2 0 0 0 1 1 1 0 0 0 S3 0 0 1 0 0 1 0 0 1 io>0 S4 0 1 0 0 1 0 0 1 0 VO Conduce -Vd D2 D3 0 D2 S4 -Vd D2 D3 -Vd D2 D3 0 D2 S4 -Vd D2 D3 0 S1 D3 Vd S1 S4 0 S1 D3 S1 0 0 0 0 0 0 1 1 1 S2 0 0 0 1 1 1 0 0 0 S3 0 0 1 0 0 1 0 0 1 io<0 S4 0 1 0 0 1 0 0 1 0 VO Conduce Vd D1 D4 Vd D1 D4 0 D1 S3 0 S2 D4 0 S2 D4 -Vd S2 S3 Vd D1 D4 Vd D1 D4 0 D1 S3
5 de 39
Vo=VA-VB=Vd(DA-DB)
No se puede controlar con DA la tensin de la rama
Si los dos interruptores estn abiertos:
VA=Vd si io<0 VA=0 si io>0
6 de 39
CONVERTIDOR PUENTE. Control Bipolar

id + S1 Vd io
+
CONVERTIDOR PUENTE. Control Bipolar

id
Filtro LC
S1
S3
io
Vo (t ) = VA VB
S3
L C Vo
c a r
g a
A
S2
Carga Vo=VAN-VBN N
B
S4
Vd
A B
S4 S2
N Convertidor Puente alimentando una carga de continua con filtro LC
Vd
) Vcontrol + Vtri t on = =D ) 2 Vtri TS ) Vcontrol = Vtri ( 2 D-1 ) 1 [Vd t on Vd (TS t on )] Vo = TS
Vd Ts 2Vtri
Vd Vo = ) Vcontrol = k Vcontrol V tri

Vd
toff
ton
Vd
Convertidor Puente: Control Bipolar
Ts
7 de 39
8 de 39
TIRISTOR CONTROLADO POR PUERTA MOS: MCT

Conductor
A
COMPARACIN ENTRE LOS DISPOSITIVOS DE POTENCIA
G Doff n
Soff
+ +
G n+ p n pn+ K K Son p G
off-FET
A Doff Son G Soff Don

on-FET
a)
b)
(a) Seccin Transversal del p-MCT. (b) Circuito Equivalente

A A
Comparacin de la cada de tensin en conduccin.
MOS
G G
IGBT
SCR
GTO
Fcil de controlar Velocidad Bajo coste (V<150V) Salida lineal Alto coste/kVA (V>300V)
rea de silicio rea de silicio Muy alta /kVA tensin /kVA Tensiones y rea de silicio Fcil de corrientes /kVA controlar No Snubber muy altas Cada en conduccin fmax 50kHz No se apaga Circuito de desde la puerta puerta Prdidas en Conmutacin Snubbers
Smbolos del MCT: a) p-MCT
b)
Estructura formada por un SCR y dos transistores MOS (uno para encenderlo y otro para apagarlo) Estructura compleja, con muchos requerimientos contradictorios.
Comenzaron las investigaciones en 1992, en la actualidad se han abandonado al no poder alcanzar potencias elevadas y no ser competitivo con el MOS en bajas potencias (frecuencia menor y mayor complejidad de fabricacin mayor costo).
Tema 7. Tiristores de Apagado por Puerta. Transparencia 17 de 23
COMPARACIN ENTRE DISPOSITIVOS DE POTENCIA
ULTIMAS TENDENCIAS EN LA FABRICACIN DE LOS DISPOSITIVOS DE POTENCIA: COOL-MOS
Evolucin de la mxima potencia controlable con GTO e IGBT. (Fuente ABB) IMAX (kA) 7 6 5 4 3 2 1 1 2 3 4 5 6 7 VMAX (kV) IGBT Consiguen que la resistencia en conduccin crezca casi linealmente con la tensin de ruptura del dispositivo en vez de crecer con una potencia 2.6. Esto los hace interesantes para tensiones altas (600 a 1500Voltios). Existen comercialmente (Infineon). GTO
1 log(f) (kHz) 100 50 10 5 20 3
MOS
Mximas tensiones, corrientes y frecuencias alcanzables con transistores MOS, IGBT y GTO
Tema 7. Tiristores de Apagado por Puerta. Transparencia 19 de 23 Tema 7. Tiristores de Apagado por Puerta. Transparencia 20 de 23
ULTIMAS TENDENCIAS EN LA FABRICACIN DE LOS DISPOSITIVOS DE POTENCIA: IEGT

Injection Enhanced Gate Thyristor: IEGT La razn por la que la cada en conduccin de un SCR o GTO es menor que en el IGBT radica en la doble inyeccin de portadores (desde el ctodo y desde el nodo). En el IGBT la inyeccin desde la fuente es muy limitada. En el IEGT, se consigue que la capa de fuente tenga una eficiencia muy alta (optimizando los perfiles de los dopados)
ULTIMAS TENDENCIAS EN LA FABRICACIN DE LOS DISPOSITIVOS DE POTENCIA: HiGT
Seccin de una celdilla elemental
Fuente
Seccin de una celdilla elemental Puerta
Fuente
Puerta
SiO 2
SiO 2
xido de puerta
n
+
xido de puerta
n+ canal n+ p n
+
n+ canal
n+ p
(sustrato)
(sustrato)
n
Regin de arrastre del Drenador
Regin de arrastre del n+
Drenador
n+
Capa de Almacenamiento Capa de Inyeccin
Capa de Almacenamiento Capa de Inyeccin
p+ (oblea)
Drenador
p+ (oblea)
Drenador
a) IGBT
b)HiGT (Hitachi)
La cada en conduccin puede ser comparable a la del GTO para los dispositivos existentes de 4.500V y 1.500Amp. En investigacin (Toshiba) Existen variantes (HiGT Hitachi)
El efecto es parecido al obtenido en el IEGT.
ULTIMAS TENDENCIAS EN LA FABRICACIN DE LOS DISPOSITIVOS DE POTENCIA: COMPARACIN ENTRE LOS DISPOSITIVOS NUEVOS Y LOS CONSOLIDADOS
Comparacin de la cada en conduccin de dispositivos nuevos y consolidados
INTRODUCCIN
Seccin de una celdilla elemental Fuente Puerta
TEMA 6. TRANSISTOR BIPOLAR DE PUERTA AISLADA (IGBT)

6.1. INTRODUCCIN 6.2. TECNOLOGAS DE FABRICACIN Y CURVA CARACTERSTICA I-V 6.3. FUNCIONAMIENTO DEL TRANSISTOR IGBT 6.3.1. Estado de Bloqueo 6.3.2. Estado de Conduccin 6.4. EFECTO DE CEBADO DEL TIRISTOR PARSITO INTERNO DEL IGBT (LATCH UP) 6.4.1. Efecto del Latch up 6.4.2. Mtodos para Evitar el Efecto del Latch up 6.5. CARACTERSTICAS DE CONMUTACIN 6.5.1. Encendido 6.5.2. Apagado 6.6. REA DE OPERACIN SEGURA 6.7. CARACTERSTICAS Y VALORES LMITE DEL IGBT
SiO2
xido de puerta
n+ p n+ n+ canal n+ p 1019 cm-3 1016 cm-3
(sustrato)
n-
L
101415 cm-3
RD
WD
iD n+
iD 1019 cm-3
(oblea)
Drenador
Transistor D-MOS En un Transistor MOS para conseguir altas tensiones (BVDSS): Para un dopado Nd, la mxima tensin de ruptura es: BVDSS
5 La zona de deplexin tiene un espesor: WD 1 10 BVDSS
1.3 1017 ND
(cm)
La resistividad especfica es: RD A 3 10
BV
2.5 2.7 DSS
( cm 2 )
Grficamente:
log(cm2)
BVDSS
Tema 6. IGBT Transparencia 1 de 20
INTRODUCCIN
TECNOLOGAS DE FABRICACIN
Aparece en dcada de los 80 Entrada como MOS, Salida como BJT Velocidad intermedia (MOS-BJT) Tensiones y corrientes mucho mayores que MOS (1700V-400Amp) Geometra y dopados anlogos a MOS (con una capa n mas ancha y menos dopada) Soporta tensiones inversas (no diodo en antiparalelo). No el PT Tiristor parsito no deseado Existen versiones canal n y canal p
SiO2
xido de puerta
n+ p n+ n+ canal n+ p 1019 cm-3 1016 cm-3
(sustrato)
n-
L
101415 cm-3
RD
WD
iD n+
iD 1019 cm-3
(oblea)
Drenador
Transistor D-MOS En un Transistor MOS para conseguir tensiones (BVDSS) elevadas, RD tendr un valor elevado al ser ND necesariamente bajo y el espesor WD grande. La cada en conduccin ser: iDRON Donde RON ser la suma de las resistividades de las zonas atravesadas por la corriente de drenador (incluyendo la de canal). Si la BVDSS del dispositivo es mayor que 200 o 300 Voltios La resistencia de la capa n- (RD) es mucho mayor que la del canal.
SiO2 xido de puerta
Transistor n-MOS
n+ p
n+
n+ canal
n+ p
(sustrato) L
n
-
Regin de arrastre del Drenador Slo en PT-IGBT
WD
iD n+ p+
RD
iD
1/RON
iD
iD
Capa de almacenamiento Oblea Capa de inyeccin
Drenador
VDS
a) MOS de alta tensin b) MOS de baja tensin
VDS
Transistor IGBT
TECNOLOGAS DE FABRICACIN. TRANSISTOR EN TRINCHERA (TRENCHED)

S G SiO2 G S
TRANSISTOR IGBT. CURVA CARACTERISTICA Y SIMBOLOS

ID
Saturacin Avalancha
n+
n+
n+ p
n+
VGS
Canal n-epitaxial n -epitaxial

+
VRRM, Muy bajo si es un PT-IGBT
Corte VDSon, Menor si es un PT-IGBT Corte BVDSS
VDS
Avalancha
p+-sustrato
Curva Caracterstica Esttica de un Transistor IGBT de Canal n

C iC iD D
Transistores IGBT de potencia modernos: Transistores en Trinchera

G VGE VCE G E VGS S VDS
Microfotografa de una seccin de la puerta de un transistor IGBT tipo Trenched
a)
b)
Representacin Simblica del Transistor IGBT. a) Como BJT, b) Como MOSFET
FUNCIONAMIENTO DEL TRANSISTOR IGBT

El comportamiento cortado es anlogo al MOS cortado. En conduccin ser:
G S Rarrastre n+ p nn+ p+ n+
G S n+ p Rdispersin Rarrastre n+ p+ nn+
D D
Seccin Vertical de un IGBT. Caminos de Circulacin de la Corriente en Estado de Conduccin Seccin Vertical de un IGBT. Transistores MOSFET y BJT Internos a la Estructura del IGBT
Rarrastre Varrastre G ID Rcanal
D J1
S
Circuito Equivalente aproximado del IGBT.

Rarrastre Varrastre G ID Rcanal IC 0.1 ID D J1
G S n+ p n+ Rdispersin n n+ p+ D
Seccin Vertical de un IGBT. Transistores MOSFET y BJT Internos a la Estructura del IGBT
-
S
Circuito Equivalente aproximado del IGBT.
Comparacin VDS(on) MOS-IGBT para la misma BVDSS VDS(on)=VJ1+ IDRcanal +IDRarrastre Vj1=0.71Volt. Rcanal =Rcanal (MOS) Rarrastre (IGBT) << Rarrastre (MOS) + Debido a la inyeccin de huecos desde p Esta resistencia es menor an si es PT-IGBT, ya que para soportar la misma tensin puede ser casi la mitad de ancha. (adems en los PT-IGBT la tensin VJ1 es menor al estar ms dopadas las capas que forman la unin) La cada total es menor en el IGBT para tensiones a partir de 600V. (1.6V para 1.200 Voltios) En el mercado existen IGBTs de 600, 1.200, 1.700, 2.200 y 3.300 Voltios Hay anunciados IGBTs de 6.500 Voltios
J1 J2
J3 Resistencia de dispersin del sustrato
Circuito Equivalente del IGBT que Contempla el Tiristor Parsito
EFECTO DE CEBADO DEL TIRISTOR PARSITO INTERNO DEL IGBT (LATCH UP)
Si VJ3>V el transistor npn entra en conduccin y activa el SCR. Prdida de control desde puerta =latch-up esttico (ID>IDmax). Si se corta muy rpido, el MOS es mucho ms rpido que el BJT y aumenta la fraccin de la corriente que circula por el colector del p-BJT, esto aumenta momentneamente VJ3, haciendo conducir el SCR. latch-up dinmico. Debe evitarse porque se pierde el control del dispositivo desde la puerta
EFECTO DE CEBADO DEL TIRISTOR PARSITO INTERNO DEL IGBT (LATCH UP). Mtodos para Evitar el Efecto del Latch up
G S
p, 1016 n+ p+,1019 n+ p, 1016
J1 J2 J3
VJ3<V
nn+ p+
Entrada en conduccin del SCR parsito Mtodos para evitar el Latch-up en IGBTs: A) El usuario: A.1) Limitar ID mxima al valor recomendado por el fabricante. A.2) Limitar la variacin de VGS mxima al valor recomendado por el fabricante (ralentizando el apagado del dispositivo). B) El fabricante: En general intentar disminuir la resistencia de dispersin de sustrato del dispositivo: B.1) Hacer L lo menor posible B.2) Construir el sustrato como dos regiones de diferente dopado B.3) Eliminar una de las regiones de fuente en las celdillas.
D
Tcnica para evitar el Latchup en los Transistores IGBT's. Modificacin del Dopado y Profundidad del Sustrato
EFECTO DE CEBADO DEL TIRISTOR PARSITO INTERNO DEL IGBT (LATCH UP) . Mtodos para Evitar el Efecto del Latch up
G S p+ p nn+ p
+
CARACTERSTICAS DE CONMUTACIN
El encendido es anlogo al del MOS, en el apagado destaca la corriente de cola:
VGS(t) VT -VGG
n+
iD(t)
td(off)
Corriente de cola trv tfi1 tfi2
VDS(t)
VD
D
Tcnicas para evitar el Latchup en los Transistores IGBT's. Estructura de bypass de la Corriente de Huecos Es un procedimiento muy eficaz. Disminuye la transconductancia del dispositivo. Formas de Onda Caractersticas de la Tensin y Corriente en el Apagado de un Transistor IGBT conmutando una carga inductiva (no comienza a bajar Id hasta que no sube completamente Vd) La corriente de cola se debe a la conmutacin ms lenta del BJT, debido a la carga almacenada en su base (huecos en la regin n-). Provoca prdidas importantes (corriente relativamente alta y tensin muy elevada) y limita la frecuencia de funcionamiento. La corriente de cola, al estar compuesta por huecos que circulan por la resistencia de dispersin, es la causa del latch up dinmico. Se puede acelerar la conmutacin del BJT disminuyendo la vida media de los huecos en dicha capa (creando centros de recombinacin). Tiene el inconveniente de producir ms prdidas en conduccin. Es necesario un compromiso. En los PT-IGBT la capa n+ se puede construir con una vida media corta y la ncon una vida media larga, as el exceso de huecos en n- se difunde hacia la capa n+ dnde se recombinan (efecto sumidero), disminuyendo ms rpido la corriente.
Tema 6. IGBT Transparencia 13 de 20 Tema 6. IGBT Transparencia 14 de 20
REA DE OPERACIN SEGURA

iD
CARACTERSTICAS Y VALORES LMITE DEL IGBT

IDmax Limitada por efecto Latch-up. VGSmax Limitada por el espesor del xido de silicio. Se disea para que cuando VGS = VGSmax la corriente de cortocircuito sea entre 4 a 10 veces la nominal (zona activa con VDS=Vmax) y pueda soportarla durante unos 5 a 10 s. y pueda actuar una proteccin electrnica cortando desde puerta. VDSmax es la tensin de ruptura del transistor pnp. Como es muy baja, ser VDSmax=BVCB0 Existen en el mercado IGBTs con valores de 600, 1.200, 1.700, 2.100 y 3.300 voltios. (anunciados de 6.5 kV). La temperatura mxima de la unin suele ser de 150C (con SiC se esperan valores mayores) Existen en el mercado IGBTs encapsulados que soportan hasta 400 o 600 Amp. La tensin VDS apenas vara con la temperatura Se pueden conectar en paralelo fcilmente Se pueden conseguir grandes corrientes con facilidad, p.ej. 1.200 o 1.600 Amperios. En la actualidad es el dispositivo mas usado para potencias entre varios kW y un par de MW, trabajando a frecuencias desde 5 kHz a 40kHz.
10-6s
DC
10-5s 10-4s
a) iD
VDS
1000V/ s 2000V/ s 3000V/s
b)
VDS
rea de Operacin Segura SOA de un Transistor IGBT. a) SOA directamente Polarizada (FBSOA) b) SOA Inversamente Polarizada (RBSOA) IDmax , es la mxima corriente que no provoca latch up. VDSmax , es la tensin de ruptura de la unin B-C del transistor bipolar. Limitado trmicamente para corriente continua y pulsos duraderos. La RBSOA se limita por la VDS/t en el momento del corte para evitar el latch-up dinmico

VDS ID creciente Tj constante

Cgd D
Cds
a)
VGS
Cgs S
Las capacidades que aparecen en los catlogos suelen ser: Cre o Cmiller : es la Cgd. Ci, Capacidad de entrada: es la capacidad suma de Cgd y Cgs. (Medida manteniendo VDS a tensin constante). Co, Capacidad de salida: es la capacidad suma de Cgd y Cds. (Medida manteniendo VGS a tensin constante).
105 pF
ID Tj=25C Tj=125C Anlogo al transistor MOS Anlogo al transistor BJT
VDS/ t=0
VDS/ t>0 VDS/ t<0

b)
Ci
104 pF
VDS
Efecto de la tensin VDS sobre las capacidades medidas en un transistor IGBT.
Co
103 pF
a) Efecto de VGS y la corriente de drenador sobre la cada en conduccin (Prdidas en conduccin). Uso de VGS mximo (normalmente=15V). b) Efecto de la corriente de drenador sobre la derivada de la cada en conduccin respecto a la temperatura. Derivadas positivas permiten conexin en paralelo. Para funcionamiento de dispositivos aislados es preferible una derivada negativa, ya que al subir la corriente, sube la temperatura disminuyendo la cada de potencial (suben menos las prdidas). En los PT-IGBT, la corriente nominal suele quedar por debajo del lmite (siempre derivadas negativas) en los NPT-IGBT, se suele trabajar en zona de derivada positiva.
Cre
Puede observarse que cuando est cortado son mucho menores que cuando est conduciendo
102 pF 0.1 V
1V
10 V
100 V
VDS (V)
Mdulo Semipuente 1200V, 400Amp
Mdulo con 7 IGBTs encapsulados.1200V, 75Amp 105x45x18mm
INTRODUCCIN. Estructura Bsica del SCR

nodo
TEMA 5. EL TIRISTOR
5.1. INTRODUCCIN 5.1.1. Estructura Bsica. 5.1.2. Caracterstica Esttica 5.2. FUNCIONAMIENTO DEL SCR. 5.2.1. Polarizacin Inversa 5.2.2. Polarizacin Directa 5.2.3. Mecanismo de Cebado 5.2.4. Mecanismo de Bloqueo. 5.3. RELACIN DEL BLOQUEO DEL SCR CON SU CIRCUITO EXTERNO 5.4. CARACTERSTICAS DINMICAS 5.4.1. Encendido del SCR 5.4.2. Bloqueo Dinmico del SCR 5.5. FORMAS DE PROVOCAR EL DISPARO DEL SCR 5.6. TRIAC 5.6.1. Constitucin y Funcionamiento 5.6.2. Caracterstica Esttica
VAK Puerta Ctodo Puerta
VAK>0
VAK<0
Smbolo y circuitos equivalentes del Tiristor SCR

CTODO (K) PUERTA (G)
n+ Unin Catdica
n+ p
n+ Capa Catdica
1019,10 1017 imp/cm3, 30100 101351014, 501000
Capa de Control
BJT
Unin de Control Unin Andica p+ n
-
Capa de Bloqueo
Capa Andica
10171019, 3050
NODO (A)
Seccin Longitudinal de un SCR
Tema 5. SCR Transparencia 1 de 15
INTRODUCCIN. Estructura Bsica del SCR
INTRODUCCIN. Caracterstica Esttica del SCR

IA Conduccin IG2 > IG1
Puerta
Ctodo
IG=0 Bloqueo Directo
n+
n+ nn
+
n+
n+
IH VRWM IB0 VH Bloqueo Inverso VB02 < VB01 < VB0
VAK
p+ nodo
Seccin de un SCR para potencias muy elevadas
Ruptura
Caracterstica Esttica del SCR
FUNCIONAMIENTO DEL SCR. Polarizacin Inversa

A
+
FUNCIONAMIENTO DEL SCR. Polarizacin Directa

A
A p
+
Unin Inversamente Polarizada
RC
VAK
G K
VCC
VCC nRC
nodo Puerta Ctodo

VAK
RC + VCC nVCC RC Unin Inversamente Polarizada VCC G p h+ h+ e- e- e-
VCC p G RG n
+
RG VGG
n VGG
SCR polarizado Inversamente
SCR polarizado Directamente
FUNCIONAMIENTO DEL SCR. Mecanismo de Cebado

A p1 n1 J2 G p2 n2 K J3 G p1 n1 J2 p2 n1 J2 p2 n2 K J3 G IG IB2 A IA = IE1 T1 IC1 T2 IK = -IE2 K A IB1 IC2
RELACIN DEL BLOQUEO DEL SCR CON SU CIRCUITO EXTERNO

IA VAK VS R
J1
J1
a) SCR Simplificado b) SCR como dos Transistores c) Circuito Equivalente Para el transistor pnp: Y para el transistor npn: Como:
I C1 = 1 I E1 I CO1
IH
t
(a) (b) (c) (d) (e) (f) (g)
I C 2 = 2 I E 2 + I CO 2
IK = IE 2 = I A + IG
I A = I E1
Sustituyendo (c) y (d) en (a) y (b) respectivamente, se obtiene:
I C1 = 1 I A I CO1 I C 2 = 2 ( I A + I G ) + I CO 2
VAKon
Teniendo en cuenta que la suma de corrientes en T1 es cero, se obtiene:
I A + I C1 = I C 2
Y, sustituyendo I C1 e I C 2 en (g) por sus valores dados por sus respectivas expresiones (e) y (f), se obtiene:
Circuito Simple de SCR con Bloqueo Esttico. Frecuencias Bajas
I A 1 I A I CO1 = 2 ( I A + I G ) + I CO 2
(h)
Finalmente, se despeja I A en (h) y se obtiene:
IA =
I G 1 + I CO1 + I CO 2 1 1 2

T1
L1 VS L2 IL T2
Circuito Rectificador con Bloqueo Dinmico
Formas de Onda del Circuito con Bloqueo Dinmico

Tema 5. SCR Transparencia 9 de 15 Tema 5. SCR Transparencia 10 de 15
CARACTERSTICAS DINMICAS
IG
FORMAS DE PROVOCAR EL DISPARO DEL SCR

1. Corriente de Puerta. t 2. Elevada tensin nodo-Ctodo (VAK>VDWM). Ruptura 3. Aplicacin de tensin nodo-Ctodo positiva antes de que el proceso de bloqueo haya terminado (t<tq)
IA1 0.9IF 0.1IF 0.25Irr td VAK1 tr Irr trr t
4. Elevada derivada de la tensin nodo-Ctodo Los fabricantes definen un valor mximo VAK VFRM
dV AK dt max
td >tq
dVF < max dt
t Uso de redes RC (Snubbers) 5. Temperatura elevada Normalmente no ocurre, aunque si se produce una combinacin de varias causas, podra provocarse la entrada en conduccin 6. Radiacin luminosa Slo se ocurre en los dispositivos especialmente construidos para funcionar de esta forma (LASCR)
tps
Curvas de Tensin y Corriente del SCR durante la Conmutacin
TRIAC. Constitucin y Funcionamiento

nodo nodo / T1 Puerta Puerta Ctodo / T2 Ctodo VAK
TRIAC. Caracterstica Esttica

iT
VBD
Combinacin de dos SCR para formar un TRIAC. Smbolo del TRIAC T1 VBD
VT1T2
P1 J1 N1
N4
Caracterstica Esttica del TRIAC

G
iG
J2 P2 G N3 N2
T2
vG
T2 Estructura Interna del TRIAC
Caracterstica de Puerta de un TRIAC Caractersticas generales del TRIAC: Estructura compleja (6 capas). Baja velocidad y poca potencia. Uso como interruptor esttico.
RESUMEN DE LAS CARACTERISTICAS DEL SCR

Caractersticas mas destacadas del SCR: Estructura de cuatro capas p-n alternadas. Directamente polarizado tiene dos estados: cebado y bloqueado. Inversamente polarizado estar bloqueado. Dispositivo capaz de soportar las potencias ms elevadas. nico y dispositivo capaz de soportar I>4000Amp. (Von24Volt.) V>7000Volt. Control del encendido por corriente de puerta (pulso). No es posible apagarlo desde la puerta (s GTO tema 7). El circuito de potencia debe bajar la corriente andica por debajo de la de mantenimiento. Frecuencia mxima de funcionamiento baja, ya que se sacrifica la velocidad (vida media de los portadores larga) para conseguir una cada en conduccin lo menor posible. Su funcionamiento se centra en aplicaciones a frecuencia de red. La derivada de la corriente andica respecto al tiempo en el momento del cebado debe limitarse para dar tiempo a la expansin del plasma en todo el cristal evitando la focalizacin de la corriente. La derivada de la tensin nodo ctodo al reaplicar tensin positiva debe limitarse para evitar que vuelva cebarse. Tambin se debe esperar un tiempo mnimo para reaplicar tensin positiva.
INTRODUCCIN. Transistor de Efecto de Campo de Seal

Puerta (G) Contacto metlico Drenador (D)
Fuente (S)
TEMA 4. TRANSISTOR DE EFECTO DE CAMPO DE POTENCIA

4.1. INTRODUCCIN 4.1.1. Transistor de Efecto de Campo de Seal 4.2. TECNOLOGAS DE FABRICACIN 4.2.1. Transistor VMOS 4.2.2. Transistor D-MOS 4.2.3. Transistor Trenched-MOS 4.2.4. Evolucin del Transistor MOS 4.3. FUNCIONAMIENTO DEL TRANSISTOR DE EFECTO DE CAMPO DE POTENCIA 4.4. DIODO EN ANTIPARALELO 4.4.1. Conmutacin en una Rama de un Puente 4.5. CARACTERSTICAS ESTTICAS, DINMICAS Y TRMICAS 4.6. REA DE OPERACIN SEGURA
SiO2 SiO2 n+ Canal inducido n n+ SiO2
Sustrato p
Sustrato (B) Transistor de Seal MOSFET de Enriquecimiento, Canal n
Tema 4. MOS. Transparencia 1 de 18
INTRODUCCIN. Transistor de Efecto de Campo de Seal

iD D iD VGS Ohmica Saturacin Ruptura
TECNOLOGAS DE FABRICACIN. Transistor VMOS (Siliconix-1976)
S n+ ep
S n+ p
G S
VDS
e-
VGS
Canal
Corte
a) Smbolo
b) Curva Caracterstica Transistor MOS Canal N de Enriquecimiento
VBV VBD
VDS
Zonas de funcionamiento del transistor MOS: Zona de corte, VGS<VT , iD0 ; el transistor se considera un interruptor abierto. Zona de saturacin, VGS- VT <VDS, iDconstante (independiente de VDS): k W 2 i D = (VGS VT ) , el lmite de esta zona con la siguiente, se obtiene al 2 L k W 2 sustituir VGS- VT =VDS , en la frmula anterior, es decir: i D = (V DS ) , 2 L (=parbola)
2 VDS W , en esta ( ) V V V Zona hmica, VGS- VT >VDS, i D = k GS T DS 2 L zona el transistor se considera un interruptor cerrado, con una resistencia (para valores muy pequeos de VDS): 1 RDS ( ON ) = . W k (VGS VT ) L
n+
D Primeros transistores MOS de potencia: Transistor en V. Deriv rpidamente a U-MOS.
Zona de ruptura, VDS > VBD.
TECNOLOGAS DE FABRICACIN. Transistor DMOS

TECNOLOGAS DE FABRICACIN. Transistor Trenched-MOS

S G SiO2 S G
n+
n+ p
n+
n+
SiO2 xido de puerta n+ p (sustrato) n

-
n+
n+
canal
n+ p
1019 cm-3 1016 cm-3

Canal
10 1015 cm-3
14
n-epitaxial
n+ (oblea)
iD
iD
1019 cm-3
n+-oblea
Drenador
Seccin de un Transistor DMOS de Enriquecimiento Canal n
Transistores MOS de potencia modernos: Transistores con Trinchera
TECNOLOGAS DE FABRICACIN. Evolucin del Transistor MOS
FUNCIONAMIENTO DEL TRANSISTOR D-MOS

VGS1 tomos aceptores ionizados electrones libres
n+ lmite de la zona de deplexin
p n
-
a) Para valores bajos de VGS y VDS

VGS2
Evolucin en el tiempo de las generaciones de transistores MOS a partir de DMOS hasta los transistores con trinchera.
n+ lmite de la zona de deplexin
p n
-
b) Para valores bajos de VDS (VGS2 > VGS1 , VGS2 < VT)

VGS3

VGS 3
n+ lmite de la zona de inversin lmite de la zona de deplexin p n

-
n+
lmite de la zona de inversin lmite de la zona de deplexin
c) Para valores bajos de VDS (VGS3 > VGS2, VGS3 > VT)
VGS4
e) Para valores mayores de VDS (VGS3 > VGS2, VGS3 > VT)
n+ lmite de la zona de inversin lmite de la zona de deplexin

-
p n
d) Para valores mayores de VDS (VGS4 > VT)
DIODO EN ANTIPARALELO
S n+ E G
DIODO EN ANTIPARALELO. Conmutacin en una Rama de un Puente

T1 D1 IDiodo IL Carga inductiva VDD
B p nC
T2
D
D2 IDrenador VDD
B E S
Transistor Bipolar asociado al Transistor MOS
El transistor MOS con el Diodo en Antiparalelo Conmutando una Carga Inductiva en una rama de un Puente.

DA
DB
Diodos Rpidos Aadidos al Transistor
La velocidad de subida o bajada de la tensin VGS se controla fcilmente con el valor de la resistencia de la fuente de excitacin de puerta.
Efecto de las Capacidades Parsitas en la Tensin de Puerta

Carga CGD D Transistor MOS Vcom
Efecto de las Capacidades Parsitas en la Tensin de Puerta
RG VG =0V
G CGS S
CDS
Cambio de tensin debido a la conmutacin de otro dispositivo
Transistor cortado
Efecto de la conmutacin de otros dispositivos sobre la tensin de puerta con distintos valores de RG .
RG =200
El efecto de la conmutacin de otros dispositivos puede provocar variaciones importantes en la tensin de puerta debido al acoplamiento capacitivo CGD CGS . Esto tiene como consecuencias no deseadas: a) Se supere la tensin mxima que el xido puede soportar. b) Haciendo que el transistor (que estaba cortado) conduzca. Si se produce un flanco de subida, ese flanco se transmitir a la puerta, con lo que si se supera la tensin umbral, el MOS entra en conduccin.
En ambos casos es determinante el valor de la resistencia equivalente de la fuente que excita a la puerta (RG) cuanto menor sea esta resistencia menos se notar este efecto. Se debe tener especial cuidado con las conexiones en el circuito de puerta, porque cualquier inductancia parsita presente dar una impedancia equivalente muy alta ante cambios bruscos.
Efecto de la conmutacin de otros dispositivos sobre la tensin de puerta con distintos valores de RG .
VGS
VDS
Si se produce un flanco de bajada, ese flanco se transmitir igualmente a la puerta, permaneciendo el transistor cortado, pero con peligro de superar la tensin mxima del xido.
Vcom
ID
RG =2000
Esto tiene el efecto de que baje la tensin VDS con lo que el efecto se compensa, cortndose de nuevo el transistor a costa de sufrir grandes prdidas por la corriente que circula durante el transitorio.
RG =20
CARACTERSTICAS ESTTICAS, DINMICAS Y TRMICAS

RD =10 D Ro =50 G Vi =10V V1 V CGS GS S iD VDD =100V
REA DE OPERACIN SEGURA

T, para ondas cuadradas con D=1% Lmite debido a RDS IDM=10A ID=5A 10s 0.1ms 1ms 10ms
SOA (DC)
Lmite de potencia a Tc=25C 0.1A 10V
100ms
a) Circuito Empleado V1
10V 0 Velocidades de subida y bajada reguladas por RG t Umbral de conduccin Umbral de corte
ID
DC
BVDSS=500V
VDS
VGS
10V 0
Zona de Operacin Segura (SOA) en un MOSFET de Potencia (iD y VDS en escala logartmica)
ID es funcin del rea del transistor IC depende de min
iD
9.85A 90% 0 10% tr tf
IC
SOA (DC)
VDS
100V 1.5V 0
Lmite de potencia a Tc=25C
Avalancha secundaria del BJT
Comparacin entre las Zonas de Operacin Segura de dos transistores MOSFET y BJT de Potencia construidos para las mismas tensiones mximas y de secciones anlogas.
BVDSS o BVCE
VDS
1000A
P=iDVDS
0 t
b) Formas de Onda Resultantes Caractersticas Dinmicas del Transistor MOSFET
Ntese que los lmites de corrientes y tensiones de dispositivos de mayores potencias que pueden encontrarse en el mercado son aproximadamente:
100A
SOA BJT SOA MOS
1000V 1500V
INTRODUCCIN. Caractersticas Generales del BJT

El inters actual del Transistor Bipolar de Potencia (BJT) es muy limitado, ya que existen dispositivos de potencia con caractersticas muy superiores. Le dedicamos un tema porque es necesario conocer sus limitaciones para poder comprender el funcionamiento y limitaciones de otros dispositivos de gran importancia en la actualidad.
TEMA 3. TRANSISTOR BIPOLAR DE POTENCIA

3.1. 3.2. 3.3. INTRODUCCIN CONSTITUCIN DEL BJT FUNCIONAMIENTO DEL BJT
Saturacin
Cuasi-Saturacin 1/Rd Ruptura Secundaria Ruptura Primaria Activa Corte B IB IE
C IC
IC(A)
3.3.1. Zona Activa 3.3.2. Zona de Cuasi-Saturacin 3.3.3. Zona de Saturacin 3.3.4. Ganancia 3.4. 3.5. 3.6. 3.7. 3.8. 3.9. TRANSISTOR DARLINGTON EL TRANSISTOR EN CONMUTACIN EXCITACIN DEL BJT CONSIDERACIONES TRMICAS AVALANCHA SECUNDARIA
b)
E 0 BVSUS BVCE0 BVCB0 VCE (V)
Caracterstica de salida (IC frente a VCE ) del transistor NPN de potencia, para distintas corrientes de base, IB5>IB4>...IB1 y Esquema del BJT de tipo NPN. Valores mximos de VCE : BVCB0>BVCE0>BVSUS BVSUS : Continua. BVCE0 : Para IB=0 BVCB0 : Para IE=0 Definicin de Corte: de IC= - IE+IC0 ; -IE=IC+IB ; se deduce:
IC =
1 IB + IC0 1 1
1 I C 0 10 I C 0 1
Posibles definiciones de corte: a) I B = 0 I C =
I E = 0I C = I C 0
ZONA DE OPERACIN SEGURA (SOA)
Por tanto se considera el transistor cortado cuando se aplica una tensin VBE ligeramente negativa IB = -IC = -IC0
Tema 3. Transistor Bipolar de Potencia. Transparencia 2 de 17
CONSTITUCIN DEL BJT

E n+ B p n+ C Transistor Tipo Meseta (en desuso) La anchura de la base y su dopado sern lo menores posibles para conseguir una ganancia lo mayor posible (baja recombinacin de los electrones que atraviesan la base). Para conseguir BV elevada, se necesita una anchura de base grande y un dopado pequeo. El problema surge cuando el dopado es pequeo, pues para alojar la zona de deplexin la base debe ser muy ancha, bajando la ganancia. Es por tanto necesario encontrar unos valores intermedios de compromiso. Este compromiso implica que los BJT de potencia tienen una ganancia tpica de corriente entre 5 y 10. (muy baja). B
CONSTITUCIN DEL BJT
B WE=10m WB=520m Zona de expansin 50200m

WC=250m
E
+ 1019 cm-3 n
1016 cm-3 1014 cm-3
p n-
1019 cm-3
n+
C
Seccin Vertical de un Transistor Bipolar de Potencia Tpico Ventajas de la estructura vertical: Maximiza el rea atravesada por la corriente: Minimiza resistividad de las capas Minimiza prdidas en conduccin Minimiza la resistencia trmica. En la prctica, los transistores bipolares de potencia no se construyen como se ve en esta figura, sino que se construyen en forma de pequeas celdillas como la representada, conectadas en paralelo.
Los dispositivos de potencia que estudiaremos en este curso se construyen empleando una estructura vertical y en forma de pequeas celdillas en paralelo.
CONSTITUCIN DEL BJT

Base Emisor
FUNCIONAMIENTO DEL BJT. Zona Activa R nCarga (Exceso de electrones en la Base) Unin Colector-Base (inversamente polarizada) C
Vbb B E
p
Vcc p
n+
nn+ Colector
Seccin Vertical de un Transistor Bipolar de Potencia Multiemisor de Tipo NPN Ventajas de la estructura multiemisor: Reduce la focalizacin de la corriente debida al potencial de la base causante de la avalancha secundaria. Reduce el valor de RB (disminuye prdidas y aumenta la frecuencia fT ).
Distribucin de la carga almacenada en la base de un transistor bipolar de potencia tpico en activa.
Activa Zona Activa: VCE Elevada
n+
n+
n+
n+
FUNCIONAMIENTO DEL BJT. Zona de Cuasi-Saturacin
FUNCIONAMIENTO DEL BJT. Zona de Saturacin
Vbb B E n
+
Vcc p
R nCarga (Exceso de electrones en la Base) n+ C

E n
+
Vbb B p
Vcc
R nn+ Carga en exceso Q2 C
CuasiSaturacin
Saturacin
Q1 Base Virtual
Base Virtual
Distribucin de la carga almacenada en la base de un transistor bipolar de potencia tpico, en Cuasi-Saturacin. Cuasi-Saturacin: En activa al subir IB, IC VCE (=VCC - ICR ). Simultneamente: VjCB (=VCE - ICRd ). Donde Rd es la resistencia de la capa de expansin. El lmite de la zona activa se alcanza cuando: VjCB=0 (VCE = ICRd ). Si VjCB>0 (Unin directamente polarizada): Habr inyeccin de huecos desde p a n- (Recombinacin con electrones procedentes del emisor en n-) Desplaz. a la derecha de la unin efectiva: Rd Disminuye Aumento del ancho efectivo de la base. Disminuye
Distribucin de la carga almacenada en la base de un transistor bipolar de potencia tpico, en saturacin.
FUNCIONAMIENTO DEL BJT. Ganancia
TRANSISTOR DARLINGTON
log( )
max min garantizada por el fabricante

VCE-Saturacin
Base
n+
IeTA
Emisor
n+
TB Ib
TA Ib
SiO2
IcTA
nn+ Colector
IcTB
ICmax /10
ICmax
log(IC)
Variacin de en Funcin de IC
Colector Base
TA D1 Emisor TB
D2
=BA+B+A
Estructura de un Par Darlington Monoltico Montaje Darlington para Grandes Corrientes.
EL TRANSISTOR EN CONMUTACIN
Colector Vcc
ZL IC
Colector Vcc
ZL
Interruptor BJT conmutando una Carga Inductiva
IC
Base IB
VBE
VCE
Base IB
VBE
IC
Interruptor BJT conmutando una Carga Inductiva
VCE
IL IC IB IBon
dI B dt
IBon IB IBoff t
IBoff VBE
t
VCE VBE t t=0 tdon tri tfv1 tfv2
VCE t=0 ts trv1 trv2 tfi
Proceso de conmutacin: Saturacin
Proceso de conmutacin: Corte
EXCITACIN DEL BJT

Aislamiento galvnico entre circuitos de control y potencia
IC
1 2 3
4 Potencia disipada muy baja
Potencia disipada muy alta
VCC
Amplificador Acoplamiento Cb BJT de potencia
Fotoacoplador
Seal digital de control Tierra digital
VCE
1, 2, 3, 4, 5 y 6: instantes de tiempo Trayectorias en el plano IC-VCE durante la conmutacin
IC IB IBon 1
dI B dt
Tierra de potencia -VCC
IL 3 4 5 6 IB IBoff IBoff t VCE VBE
IC 6 5
Circuito Tpico de Excitacin de Base para BJTs de Potencia

IBon 4 1 t
VBE
VCE t=0 ts trv1 trv2 tfi
t t=0 tdon tri tfv1 tfv2
CONSIDERACIONES TRMICAS
VBE Vcc Vcontrol VBE t IC VCE td tr tf 90% 10% ts t IB VBE Pd t RC IC VCE
AVALANCHA SECUNDARIA
Cada de tensin Concentracin de corriente B B Cada de tensin E B + ee-
Vcc
Las prdidas en corte suelen despreciarse al ser la corriente muy baja. Las prdidas conduccin pueden aproximadas por: en ser
B +
p
e-
n+
e-
e-
p
e-
n+
+
T Pon = I c VCEsat ON T
n
T=1/f t
n
C C
Las prdidas en conmutacin pueden estimarse suponiendo que la corriente y la tensin siguen una lnea recta durante la conmutacin:
a) b) Concentracin o Focalizacin de Corriente en un BJT. a) En la Conmutacin a Saturacin (IB >0) y b) en la Conmutacin a Corte (IB <0)
dWr = VCE I c dt + VBE I B dt VCE I c dt = (Vcc Rc I cmax
Rc Icmax = Vcc VCEsat Vcc (VCE Saturacion

Wr = Vcc Icmax (1
0 tr
t t ) I cmax dt tr tr t t 0 ) dWr = Vcc Icmax (1 ) dt tr tr
t t 1 ) dt = Vcc Icmax tr ; tr tr 6
1 Vcc Icmax (t r + t f ) ; 6
anlogamente se hace para Wf : Wcom = Wr + Wf =
La potencia media disipada en el perodo T ser por tanto:
Pcom =
Wcom 1 = Vcc I c max f (tr + t f ) T 6
ZONA DE OPERACIN SEGURA
IC ICM f1 dc f3 f2
Lmite trmico
Avalancha Secundaria
VCE0 VCE
a) FBSOA (f1 <f2 <f3 )
IC ICM
VBEoff <0 VBEoff =0
VCE0 VCB0 VCE

b) RBSOA (Trancisiones de menos de 1 s) Zonas de Operacin Segura del Transistor Bipolar
TEMA 2. DIODO DE POTENCIA.

2.1. INTRODUCCIN. 2.1.1. Fsica de semiconductores. 2.1.2. Unin p-n. 2.2. ESTRUCTURA BSICA. CARACTERSTICA ESTTICA. 2.3. POLARIZACIN INVERSA. 2.3.1. Tcnicas para elevar la tensin VRRM 2.3.1.1. Biselado 2.3.1.2. Anillos de guarda 2.3.2. Caractersticas de Catalogo 2.4. POLARIZACIN DIRECTA. 2.5. CARACTERSTICAS DINMICAS. 2.6. PRDIDAS EN LOS DISPOSITIVOS. 2.7. DIODO SCHOTTKY DE POTENCIA.
INTRODUCCIN. Fsica de Semiconductores

ni
qE G 0 kT
Concentracin Intrnseca:
n = A0 T e
2 i 3
Para T=300K, ni=1.5 1010 elect./cm3
Concentracin de Portadores Minoritarios:
p0 n0 = ni2 ; p0 + N d = n0 + N a
En un cristal tipo p: Material n Material p
Minoritarios Mayoritarios
p0 n0
ni2 Nd ni2 Na
n0 N d p0 N a
n0
ni2 p Na Na y 0
Recombinacin de Portadores Minoritarios:
El valor de es muy importante para conocer la velocidad de conmutacin de un dispositivo bipolar y sus prdidas en conduccin. sube con la Temperatura y con las concentraciones de portadores muy altas (n>nb 1017, Recombinacin de Auger). Control de centros de recombinacin: a) Impurezas de oro b) Radiacin con electrones (varios MeV)
d (n) n = dt
Tiempo (s)
Tema 2. Diodo de Potencia. Transparencia 1 de 14
INTRODUCCIN. Unin p-n

D Ron La anchura de la capa de deplexin es: 2 c (N A + N D ) W0 = qN A N D Donde c es el potencial de contacto de la unin p-n: kT N A N D c = ln 2 q ni Grficamente:
ESTRUCTURA BSICA. CARACTERSTICA ESTTICA DEL DIODO DE TRES CAPAS

Dimetro=60150mm Espesor= 0.31 mm
Tamaos aproximados de un diodo tpico de alta tensin y alta corriente
NA p
ND n
W0 El campo elctrico mximo que soporta el Silicio es tericamente 300.000 V/cm, pero debido a impurezas e imperfecciones de la estructura cristalina, en la prctica es de 200.000 V/cm.
W0 : Anchura de la zona de deplexin
nodo 10m NA=1019imp/cm3
p+
nFuertemente Dopado Ligeramente dopado Diodo Ideal iD 1/Ron 1/Ron

+
dRD ND=1014imp/cm3
250m ND=1019imp/cm3 Ctodo
VBD
VBD V V vD
dRD : Es funcin de la tensin inversa a soportar A : rea de la seccin perpendicular al plano del dibujo, es funcin de la corriente mxima
Seccin de un diodo de potencia tpico mostrando su estructura de tres capas.
Efecto de la concentracin de impurezas en la tensin inversa y en la cada en conduccin
ESTRUCTURA BSICA. CARACTERSTICA ESTTICA DEL DIODO DE TRES CAPAS

Area La estructura de tres capas permite: a) En polarizacin inversa: la unin formada por las capas p n al estar poco dopada soporta una tensin muy elevada. b) En polarizacin directa: la circulacin de electrones desde la capa n+ inunda de electrones la capa n- con lo que desde el punto de vista de la cada en conduccin es equivalente a un diodo muy dopado. iD 1/Ron VBD V 1V vD n
+ -
POLARIZACIN INVERSA.
= Potencial Externo Aplicado =-Edx = Extensin de la zona de deplexin = Conexin metlica (nodo y ctodo)
Area Area
p+
E
-
p+
E
n-
Emax x
n+
Emax x
Curva caracterstica esttica del diodo de potencia. Mxima Velocidad Mxima Cada en tensin de de Aplicaciones corriente conduccin ruptura conmutacin Circuitos de 30kV ~500mA ~10V ~100nS alta tensin Rectificadores ~5kV ~10kA 0.7 - 2.5 V ~25S 50 Hz Circuitos ~3kV ~2kA 0.7 - 1.5 V <5S conmutados Rectificadores ~100V ~300A 0.2 - 0.9 V ~30nS de BT y AF ~300 V Referencias y (funciona fijacin de ~75 W en tensiones ruptura)
a) Diodo sin perforar b) Diodo perforado Lmites de la zona de deplexin y distribucin del campo elctrico en diodos. El valor Emax es la mxima intensidad de campo elctrico que puede soportar el silicio y que ya se vio era unos 200.000 V/cm. Si suponemos espesores de las capas de los dos diodos iguales, en el caso b (perforado), el rea bajo la curva de la distribucin del campo elctrico es casi el doble que en el caso a. Por tanto, la tensin inversa que se puede aplicar es prcticamente el doble. Esto es una ventaja muy importante, no solo en diodos, sino en casi todos los dispositivos de potencia que estudiaremos en este curso.
Tipo de Diodo Rectificadores de alta tensin Propsito general Rpidos (fast recovery) Diodos Schottky Diodos Zener de potencia
Principales caractersticas de los diodos de potencia
POLARIZACIN INVERSA. Tcnicas para Mejorar VBD . Biselado

NODO
POLARIZACIN INVERSA. Tcnicas para Mejorar VBD. Anillos de Guarda

Difusin de Impurezas SiO2
p+
SiO2
SiO2
Regin de deplexin
Experimentalmente se comprueba que no se produce acumulacin de lneas de campo para R6*Wdep Para un diodo de 1000V, es aprox. Wdep=100, luego R=600. Como Wdiff R, el tiempo de fabricacin es excesivamente alto y por tanto no resulta rentable.
p+
Wdiff
n
n+
CTODO
Wdep : Anchura de la zona de deplexin n-
Unin pn. Proceso de difusin Anillo de guarda a potencial flotante
da
db
V1 V2
(V1 V2 ) > (V1 V2 )

da db
SiO2
p+
SiO2 p+
p+
biselado de los bordes de un diodo de tres capas. Ventajas del biselado: Eliminacin por ataque qumico de zonas con posibles defectos en la estructura cristalina (zona del corte mecnico). Disminucin de la intensidad del campo elctrico en las zonas ms frgiles (superficie), al hacer d2 >d1 .
n-
n+
Unin p-n empleando anillos de guarda.
POLARIZACIN INVERSA. Caractersticas de Catalogo

Primer subndice
T=Dir. Polarizado y conduce D=Dir. Polarizado y no conduce R=Inversamente Polarizado F=Directamente Polarizado Subndices empleados por los fabricantes de semiconductores.
POLARIZACIN DIRECTA
Caractersticas de catlogo en Polarizacin Directa: Corriente media nominal, IFW(AV) : Valor medio de la mxima corriente de pulsos senoidales que es capaz de soportar el dispositivo en forma continuada con la cpsula mantenida a una determinada temperatura (tpicamente 100 C). Corriente de pico repetitivo, IFRM : Corriente mxima que puede ser soportada cada 20ms con duracin de pico 1ms. Corriente de pico nico, IFSM : Corriente mxima que puede ser soportada por una sola vez cada 10 ms minutos siempre que la duracin del pico sea inferior a 10ms.
Segundo subndice
W=De trabajo R=Repetitivo S=No Repetitivo
Tercer subndice
M=Valor Mximo (AV)=Valor Medio (RMS)=Valor Eficaz
Caractersticas de Catlogo en Polarizacin Inversa: Tensin inversa de trabajo, VRWM : Mxima tensin inversa que puede soportar de forma continuada sin peligro de avalancha. Tensin inversa de pico repetitivo, VRRM : Mxima tensin inversa que puede soportar por tiempo indefinido si la duracin del pico es inferior a 1ms y su frecuencia de repeticin inferior a 100 Hz. Tensin inversa de pico nico, VRSM : Mxima tensin inversa que puede soportar por una sola vez cada 10 ms minutos si la duracin del pico es inferior a 10 ms. Tensin de ruptura, VBD : Valor de la tensin capaz de provocar la avalancha aunque solo se aplique una vez por un tiempo superior a 10 ms.
iD IF 0.9IF 0.1IF 0.25Irr tr vD Vfr VON 1.1VON t VR tON Encendido del diodo Apagado del diodo
VON
El tiempo de recuperacin inversa es el mayor de los dos tiempos de conmutacin y el responsable de la mayor parte de las prdidas de conmutacin.
iD IF diD/dt ta tb 0.25Irr vD Irr t Qrr (Carga Almacenada)
Qrr Carga Almacenada
La carga almacenada que se elimina por arrastre es:
Qrr = i f dt
0
t rr
Irr trr
trr
Aproximando el rea bajo la corriente a un tringulo ser:
I rr t rr 2 Qrr Qrr t rr 2 I rr
t VR
Pico de tensin debido a L diD/dt L=bobina en serie con D. (tb<<ta)
La derivada de la corriente durante ta depende del circuito externo, y normalmente ser: ta>> tb es decir: ta trr . Si se resuelve el circuito y se conoce el valor de la derivada de iD:
Curvas de tensin y corriente del diodo durante la conmutacin. Tensin directa, VON. Cada de tensin del diodo en rgimen permanente para la corriente nominal. Tensin de recuperacin directa, Vfr. Tensin mxima durante el encendido. Tiempo de recuperacin directa, tON. Tiempo para alcanzar el 110% de VON. Tiempo de subida, tr. Tiempo en el que la corriente pasa del 10% al 90% de su valor directo nominal. Suele estar controlado por el circuito externo (inductivo). Tiempo de recuperacin inversa, trr. Tiempo que durante el apagado del diodo, tarda la intensidad en alcanzar su valor mximo (negativo) y retornar hasta un 25% de dicho valor mximo. (Tip. 10s para los diodos normales y 1s para los diodos rpidos (corrientes muy altas).
Prdidas muy elevadas al ser la corriente y la tensin muy altas
diD I rr I rr se obtiene: = dt ta trr
I rr 2 Qrr
diD dt
El valor de Qrr puede obtenerse del catlogo del fabricante.
Curvas de tensin y corriente del diodo durante la conmutacin a corte. Los factores que influyen en el tiempo de recuperacin inversa son: IF; cuanto mayor sea, mayor ser trr. Esto se debe a que la carga almacenada ser mayor. VR; cuanto mayor sea, menor ser trr. En este caso si la tensin inversa es mayor se necesita menos tiempo para evacuar los portadores almacenados. diF/dt; cuanto mayor sea, menor ser trr. No obstante, el aumento de esta pendiente aumentar el valor de la carga almacenada Q. Esto producir mayores prdidas. T; cuanto mayor sea la temperatura, aumentarn tanto Q como trr.
PRDIDAS EN LOS DISPOSITIVOS

Bloqueo: Se suelen despreciar. En Conmutacin. Son funcin de la frecuencia de trabajo. (Adems de las corrientes, tensiones y la forma como evolucionan). En Conduccin: Uso de catlogos:
PD
SiO2
p+
DIODO SCHOTTKY DE POTENCIA

NODO Zona de deplexin Unin Rectificadora: Zona deplexin muy estrecha situada en la soldadura: VBD muy baja Unin hmica: Efecto Tnel. SiO2
p+
=60 =120 =180

180
PD
n-
n+ CTODO
IAV
25C
Curvas tpicas suministradas por un fabricante para el clculo de las prdidas en conduccin de un diodo Las prdidas aumentan con: La intensidad directa. La pendiente de la intensidad. La frecuencia de conmutacin. La tensin inversa aplicada. La temperatura de la unin.
125C
Tc
Diodo Schottky de potencia iD Diodo Schottky Diodo Normal

1/RON 1/RON VBD
VBD V V vD
Caracterstica I-V de un diodo Schottky Uso en circuitos donde se precise: Alta velocidad Bajas tensiones Potencias bajas Por ej. Fuentes de alimentacin conmutadas.

Si t>t1 en el circuito anterior resulta i(t1)<0 y el diodo debera conducir una corriente negativa. A partir de ese instante, el circuito anterior no es vlido ya que el diodo se corta. El nuevo circuito equivalente es:
Diodo no Conduce
di V = E sen t = R i + L dt
cuya solucin para i(0) = 0 es:
Rt E L ( ) + i(t ) = sen e sen t R 2 + L2 2
Carga LR
L
V = E sen t
i(t)
Grficamente:
Circuito equivalente en el segundo intervalo Este circuito es vlido hasta que la tensin de la fuente se hace positiva en t=2/. A partir de este instante, vuelve a ser vlido el circuito del intervalo 1.
El funcionamiento en rgimen permanente es una sucesin de intervalos en rgimen transitorio.
REGLAS PARA EL ANLISIS DE CIRCUITOS DE POTENCIA. Resumen

Los circuitos de potencia son circuitos no lineales dado que tienen componentes no lineales. No obstante, considerando sus componentes como elementos de conmutacin ideales, el anlisis en rgimen permanente de los circuitos de potencia puede realizarse mediante la resolucin de una sucesin de circuitos lineales en rgimen transitorio, cada uno de los cuales tiene validez durante periodos de tiempo denominados intervalos. Los limites de estos intervalos vienen fijados por los denominados parmetros de control. Estos parmetros de control tienen, principalmente, dos causas: 1. Excitaciones externas, tales como fuentes que varan su valor, disparo de tiristores o variaciones en la polarizacin de base de los transistores y 2. Condiciones umbrales de los dispositivos de potencia, las cuales, si se alcanzan, provocan un cambio de estado del dispositivo. Consideremos, por ejemplo, una tensin nodo-ctodo negativa en un diodo en conduccin o una tensin superior a la de ruptura en dispositivos de avalancha. En todo circuito se puede escoger un conjunto de variables (normalmente tensin en condensadores y corriente o flujo en bobinas) representativas de una energa almacenada, cuyo valor no puede alterarse bruscamente. Estas variables, cuyo conjunto recibe el nombre de condiciones de contorno, nos permiten relacionar cada intervalo con el siguiente. El valor de estas condiciones de contorno al finalizar un intervalo constituyen, precisamente, las condiciones iniciales para el clculo del intervalo siguiente. Estas condiciones de contorno se complementan con la condicin de periodicidad caracterstica del funcionamiento en rgimen permanente. Los valores finales en el ltimo intervalo de las variables de contorno deben corresponderse con sus valores iniciales del primer intervalo.
REGLAS PARA EL ANLISIS DE CIRCUITOS DE POTENCIA. Resumen

En el circuito no lineal del ejemplo, puede representarse por el circuito lineal de la figura (intervalo 1) durante el intervalo (0,t1 ) y por el circuito lineal de la figura (intervalo2) durante el intervalo (t1 ,2/). El paso de un intervalo a otro es debido a la conmutacin del diodo al pasar por cero su corriente. La condicin de contorno que liga ambos intervalos es el valor de la corriente en la bobina. Ntese que si, en el ejemplo anterior, t1 >2/, el diodo nunca se cortara y el circuito de la figura (intervalo 1) sera una adecuada representacin del circuito original en todos los instantes de su funcionamiento en rgimen permanente.
no podemos saber a priori cuantos intervalos habr y cual ser su duracin, ya que depender de los parmetros del circuito e
Por ello, incluso, en algunos casos, de sus condiciones iniciales de funcionamiento.
DESARROLLO EN SERIE. Clculo de Armnicos

Es usual que en la resolucin de un circuito de potencia se obtengan expresiones muy complejas para las variables de inters, con trminos exponenciales y trminos senoidales de distinta fase y frecuencia. En la mayor parte de los casos nuestro inters se centrar exclusivamente en una determinada componente de frecuencia de la seal (tpicamente su valor medio y su primer armnico) o en su valor eficaz (a efectos trmicos). En muchos casos, incluso, el resto de las componentes sern indeseables, debindose estimar su magnitud a efectos de diseo de filtros que eliminen su presencia. En general, dada una seal peridica, de periodo T, se definen los siguientes parmetros que caracterizan la seal:

Dado que es conveniente en muchos casos conocer las componentes armnicas de una forma de onda, vamos a recordar en que consiste el desarrollo en serie de Fourier. Toda funcin peridica que cumple ciertas propiedades puede ser descompuesta en una suma de senos y cosenos denominada desarrollo en serie de Fourier de la funcin:
i (t ) =
donde:
A0 + A cos( k 0 t ) + Bk sen( k 0 t ) 2 k =1 k
0 =
Ak = Bk =
2 T
2 t0 + T i (t ) cos( k 0 t ) dt , T t0 2 T
k = 0,1,2K
k = 1,2,3K
I p = max i (t ) , 0 t T - Valor de pico Pueden distinguirse dos valores de pico (positivo y negativo) para considerar los casos de polarizacin directa e inversa.
- Valor Medio
t0 + T
Im =
1 T i (t ) dt , T 0
t0
i (t ) sen( k 0 t ) dt ,
Tambin se le representa como
I AV
Para el clculo de la corriente media empleada para dimensionar un dispositivo, se calcula el valor medio del valor absoluto de la seal.
El
A0 2 es el valor medio de la funcin. Al trmino Ak cos( k 0 t ) + Bk sen( k 0 t ) se le denomina armnico de orden k. Al

trmino
- Valor eficaz
I=
f =
1 T 2 i (t )dt , Tambin se le representa como I RMS T 0

I I = RMS Im I AV
armnico de orden 1 se le denomina tambin componente fundamental. El mdulo del armnico de orden k viene dado por:
I kp =
Ak2 + Bk2
- Factor de forma
y su valor eficaz:
Ik =
I kp 2
- Factor de pico
I = max f = I I RMS
Ip
Empleando esta nomenclatura, el desarrollo en serie de Fourier se puede reescribir como:
i (t ) = I m + 2 I k sen( k 0 t k )
k =1
Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 15 de 21 Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 16 de 21

En determinados casos el desarrollo en serie de la funcin se puede simplificar:
DESARROLLO EN SERIE. Potencia

La potencia media se define como:
para el caso en que la funcin sea par, f ( t ) = f ( t ) los trminos en seno desaparecen, por tanto Bk = 0 . para el caso en que la funcin sea impar, f (t ) = f ( t ) los trminos en coseno desaparecen, por tanto Ak = 0 . para el caso de funcin alternada, f (t ) = f (t + T 2 ) los armnicos de orden par desaparecen, por tanto, A2 k = B2 k = 0 .
El valor eficaz de la seal vendr dado por:
P=
1 T v (t ) i (t ) dt T 0
Si se sustituye i(t) por su desarrollo en serie de Fourier y la tensin por
2 V sen( 0 t ) , (tensin rgida) y teniendo en cuenta que las integrales en
un perodo de un seno, o de los productos cruzados de senos y cosenos o productos de razones trigonomtricas de diferente frecuencia son nulas, quedar:
P=
1 T 2 V sen(0 t ) 2 I 1 sen(0 t 1 ) dt = V I 1 cos 1 T 0
I=
2 + Im
(A
2 1
+B 2
2 1
) (A
+
2 2
+B 2
2 2
donde 1 es el ngulo de desfase entre v ( t ) y el primer armnico de i(t ) .
+L =
2 + I 12 + I 22 +L Im
(A)
los armnicos no contribuyen a la potencia media (real o activa).

La potencia aparente, se define como el producto de los valores eficaces de la tensin y la corriente (cuyo valor como se ha visto depende de los armnicos presentes).
Se define la distorsin del armnico k como la relacin Dk = valor eficaz del k-simo armnico.
Ik I I 1 donde k es el
S =V I
= D22 + D32 +L I1 Al parmetro Dt se le llama tambin THD (Distorsin Armnica Total).

De la definicin anterior y de (A), se deduce: I =
2 + I 12 (1 + Dt2 ) Im
Se define la distorsin total como: Dt =
I + I +L
2 2 2 3
El factor de potencia (PF) se define como:
PF =
I P V I 1 cos 1 I 1 = cos 1 = 1 DPF = S V I I I
De la misma forma, pueden definirse magnitudes anlogas para las tensiones, con la salvedad de que en el caso de la red elctrica los armnicos en tensin no suelen ser significativos.
donde DPF es el factor de potencia debido al desfase, la ecuacin anterior puede reescribirse (para ondas cuyo valor medio sea cero, como es habitual en sistemas de alimentacin alterna):
PF =
1 1+ D
2 t
DPF
la existencia de armnicos hace que disminuya el factor de potencia
DESARROLLO EN SERIE. Clculo de valores eficaces

La expresin que permite calcular el valor eficaz de una seal puede obligar a realizar complejos clculos, por lo que en algunos casos conviene simplificarla, de forma que en un perodo, la seal se descompone en N intervalos de tiempo consecutivos, con tal de que no coincidan en un instante dos o ms con valor no nulo. En general, si se conocen los valores eficaces de cada intervalo, puede aplicarse la frmula: Se puede hacer por ejemplo:
Pulso a aproximar i(t) I1 I2
t1
DESARROLLO EN SERIE. Clculo de valores eficaces

Algunas formas de onda usuales y sus valores eficaces son:
Ip
I=
1 T 2 i (t )dt T 0
Onda completa senoidal:
I=
T= t
Ip
Ip 2
2 I = I12 + I 22 + I 32 + L I N
Onda senoidal recortada por nivel:
I = Ip
D , con D = 2 T
I3
I4
I5 I6
t
I7 I8
Aproximacin I9 I10
t10 t i = t N=10 t
Si se aproxima por N intervalos cuadrados de igual duracin, el valor eficaz es:
Onda senoidal recortada por ngulo de fase:

Ip
I=
2 I 12 + I 22 + I 32 + L + I N N
I = Ip
D sen( (1 D ))cos( (1 D )) + 2 2 D = 1
t2
t3
t4
t5
t6
t7
t8
t9
En general se podra hacer una aproximacin como la siguiente:

i1(t)
Ip
(, en radianes)
Onda rectangular:
T t
T=t1+t2+t3+t4 i(t)
i2(t)
Ib
I = Ip D
con
D=
T D=
i3(t) t1 t2 t3 t4 t i4(t)
Ia
T Ip
I = D(I + I a I b + I a2 )
2 b
Onda trapezoidal:
3
con
Onda triangular:
T t
t1
t2
t3
t4
I = Ip
D 3
con
D=
En este caso son de utilidad las frmulas siguientes:
El comportamiento de cualquier sistema dinmico puede representarse por un conjunto de ecuaciones diferenciales de la forma:
FORMULACIN SISTEMTICA UTILIZANDO VARIABLES DE ESTADO
dx1 = f 1 ( x1 ( t ) ,L x n ( t ) , u1 ( t ) ,L um ( t ) ) dt
dx 2 = f 2 ( x1 (t ),L x n (t ), u1 (t ),L um (t )) dt
M
dx n = f n ( x1 (t ),L x n (t ), u1 (t ),L um (t )) dt
donde
xi son las variables de estado del sistema y ui las entradas.
Cuando las funciones f i no dependen del tiempo, el sistema se denomina invariante en el tiempo. Si f i son lineales, entonces el sistema se dice lineal. Un sistema lineal e invariante en el tiempo, se denomina LTI. Para estos ltimos:
x = A x + B u ; y = C x + D u ; donde A, B, C y D son matrices constantes e y es el vector de salidas del sistema.

Los circuitos de potencia no son circuitos LTI, pero ya hemos visto que, asumiendo sus componentes como dispositivos de conmutacin ideales, su anlisis se reduce a una secuencia de circuitos LTI . Para cada intervalo resulta un sistema de ecuaciones x = A x + B u ; y = C x + D u ; con un vector de entradas u(t) conocido y un valor inicial de las variables de estado x(0) (estas ltimas pueden no ser conocidas). La solucin del sistema es de la forma:
x (t ) = e At x (0) + e A( t ) ) B u( ) d siendo e At una integral matricial. 0

Al no conocer los valores iniciales de los intervalos, normalmente ser necesario iterar.

Cursocompletodeelectronicadepotencia 120922080641 Phpapp02

Caricato da

Informazioni sul documento

Titolo originale

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

Cursocompletodeelectronicadepotencia 120922080641 Phpapp02

Caricato da

Copyright:

Formati disponibili

GENERALIDADES

Aos 50: SCR. Aos 70: Microprocesadores. Aos 90:

TEMA 1. INTRODUCCIN AL MODELADO Y ANLISIS DE CIRCUITOS DE POTENCIA

Mayores prestaciones, Menor coste, Posibilidad de emplearlos en nuevas

Modificar, utilizando dispositivos de estado slido, la forma de presentacin de la energa elctrica

Roff=, VBD= , Ton=0

Ron=0, Ion= , Toff=0

Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 1 de 21

Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 2 de 21

REGLAS PARA EL ANLISIS DE CIRCUITOS DE POTENCIA

IR=10A E=500V VCE

Ejemplo simple con un solo interruptor.

Real: Cortado Saturado

IC 1mA 9.96 Amp

VRes 50mV 498V

% de error sobre el valor mximo.

Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 3 de 21

Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 4 de 21

REGLAS PARA EL ANLISIS DE CIRCUITOS DE POTENCIA. Elementos Bsicos

REGLAS PARA EL ANLISIS DE CIRCUITOS DE POTENCIA. Elementos Bsicos

Funcionamiento de una Bobina al aplicar una tensin constante

Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 5 de 21

Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 6 de 21

REGLAS PARA EL ANLISIS DE CIRCUITOS DE POTENCIA. Elementos Bsicos

REGLAS PARA EL ANLISIS DE CIRCUITOS DE POTENCIA. Elementos Bsicos

1 t v(t ) = v(t0 ) + i (t )dt C t0

Funcionamiento de un Condensador al aplicar una corriente constante

Funcionamiento de una Bobina al aplicar una tensin alternada positiva y negativa

Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 7 de 21

Tema 1. Introduccin al Modelado y Anlisis de Circuitos de Potencia. Transparencia 8 de 21

REGLAS PARA EL ANLISIS DE CIRCUITOS DE POTENCIA. Elementos Bsicos

REGLAS PARA EL ANLISIS DE CIRCUITOS DE POTENCIA. Ejemplo

Circuito equivalente en el primer intervalo

TEMA 17. CONVERTIDORES CC/CA CON SALIDA SINUSOIDAL

Tema 16. Inversores II. 1 de 28

Tema 16. Inversores II. 2 de 28

ESTUDIO DE UNA RAMA DE UN PUENTE INVERSOR. Modulacin Senoidal PWM

ESTUDIO DE UNA RAMA DE UN PUENTE INVERSOR. Modulacin Senoidal PWM

Rama de un Puente Inversor

cont : Mximo de la seal de control. V tri : Mximo de la seal triangular (constante). V

1 si Vcontrol > Vtri TA + (on) V AO = + Vd 2 1 si Vcontrol < Vtri TA (on) V AO = Vd 2

cont ma = : ndice de modulacin (podra ser >1) Vtri

ESTUDIO DE UNA RAMA DE UN PUENTE INVERSOR. Modulacin Senoidal PWM

ESTUDIO DE UNA RAMA DE UN PUENTE INVERSOR. Armnicos

ma < 1 , La amplitud de la componente fundamental de V AO se puede obtener de:

Los armnicos aparecen en forma de bandas laterales, alrededor de:

+V ton V 2t t Va,cont tri a,cont = on s = ts ts 2Vtri V tri

mf f1, 2 mf f1, 3 mf f1 ...

V ton ts ton Vd 2ton ts = VAO = d 2 ts ts 2 ts

) (si Vcontrol V tri

Vcontrol = V control sen ( 1 t ) sen( 1 t )

Amplitudes de los Armnicos

Tema 16. Inversores II. 5 de 28

Tema 16. Inversores II. 6 de 28

ESTUDIO DE UNA RAMA DE UN PUENTE INVERSOR. Armnicos

ESTUDIO DE UNA RAMA DE UN PUENTE INVERSOR. Armnicos

1,4 1,2 1 0,8 0,6 0,4 0,2 0

1 0.9 0.8 0.7 0.6 0.5 0.4 0.3 0.2 0.1 0

101 105 99 107 103

Armnicos para mf=25

ESTUDIO DE UNA RAMA DE UN PUENTE INVERSOR. Armnicos

ESTUDIO DE UNA RAMA DE UN PUENTE INVERSOR. Sobremodulacin

Si m f es un nmero entero impar, entonces ser:

El valor mximo alcanzable es 1.156Vd/2 y fmax3/2