Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
CIRCUITOS
FLIP FLOPs
SUMRIO
4. FLIP FLOPS........................................................................................................1
4.1 INTRODUO....................................................................................................1
....................................................................................................1
4.2 FLIP-FLOP R-S (RESETSET)...........................................................................2
...........................................................................2
4.3 FLIP-FLOPS COM CLOCK....................................................................................4
....................................................................................4
4.4 FLIP-FLOP R-S COM CLOCK..............................................................................5
..............................................................................5
4.5 FLIP-FLOP J-K................................................................................................
6
J-K................................................................................................6
4.6 FLIP-FLOP T ("TOGGLE")...............................................................................
6
")...............................................................................6
4.7 FLIP-FLOP D...................................................................................................
7
D...................................................................................................7
4.8 LATCH D........................................................................................................
7
D........................................................................................................7
4.9 ENTRADAS ASSNCRONAS....................................................................................8
....................................................................................8
4.10 TEMPORIZAES DOS FLIP-FLOPS.....................................................................9
.....................................................................9
TEMPO DE AJUSTE (SETUP) E CONSERVAO (HOLD)..........................................................9
ATRASOS DE PROPAGAO ......................................................................................10
FREQNCIA MXIMA DE CLOCK (FMAX) ..................................................................10
TEMPOS DE DURAO DO CLOCK EM ALTO E BAIXO ................................................11
LARGURA DOS PULSOS ASSNCRONOS ..........................................................................11
TEMPOS DE TRANSIO DO CLOCK ..............................................................................11
CIRCUITOS COMERCIAIS............................................................................................11
CURS O DE EL E TR N I C A DI G I T A L
4.
4 .1
CE FE T/ S C
FLIP FLOPS
Introduo
Os circuitos digitais podem ser classificados como circuitos combinacionais ou seqenciais. Os circuitos combinacionais so aqueles onde as sadas dependem apenas dos nveis lgicos colocados nas entradas. A
mesma combinao de entrada sempre produzir o mesmo resultado na
sada, porque circuitos combinacionais no possuem memria.
Por outro lado, entende-se por circuitos seqenciais queles cuja sada
em um determinado instante de tempo no depende apenas das entradas naquele instante de tempo, mas tambm das entradas anteriores e
da seqncia como elas foram aplicadas. A maioria dos sistemas digitais
composta tanto por circuitos combinacionais como de elementos de
memria. Os circuitos de memria mais utilizados em circuitos seqenciais tratam-se dos Flip-Flops e os circuitos "LATCH" so dispositivo biestvel (possuem dois estados estveis (0,1)). Eles permanecem em um
destes dois estados at ocorra algum evento que o faa assumir o outro
estado estvel. O fato do flip-flop manter uma informao ao longo do
tempo o caracteriza como um dispositivo de memria.
V . 20 02
P g . 1
CURS O DE EL E TR N I C A DI G I T A L
CE FE T/ S C
4 .2
Neste circuito o estado futuro das sadas Q e seu complemento Q dependem das entradas R e S e do estado atual das sadas, conforme
mostrado na Tabela 4-1. Nas tabelas verdade dos Flip-Flops, Q refere-se
ao estado atual da sada, e Q0 refere-se ao estado anterior da sada Q.
Na ocorrncia de um estado no qual as sadas Q e Q no forem complementares, ser indicado atravs de um asterisco (*) que o estado proibido.
V . 20 04 -2
CURS O DE EL E TR N I C A DI G I T A L
CE FE T/ S C
Caso
Q0
0
1
0
1
0
1
0
1
2
3
4
Q0
1
0
1
0
1
0
1
0
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
0
1
1
1*
1*
Q
1
0
1
1
0
0
1*
1*
No caso 1, com S = 0 e R = 0, as sadas Q e Q permaneceram com o estado anterior ( Q0 ), isto , o valor anterior da sada permanece memorizado. No caso 2, com S = 0 e R = 1, independente do estado anterior a
sada Q vai para 0 e Q vai para 1. No caso 3, com S = 1 e R = 0, a sada Q vai para 1 e Q vai para 0. No caso 4, com S = 1 e R = 1, as sadas
Q e Q vo para 1, entrando em um estado proibido.
Uma tabela verdade simplificada e o smbolo do flip-flop R-S so:
S
0
1
0
1
R
0
0
1
1
Q
Q0
1
0
*
Q
Q0
0
1
*
V . 20 04 -2
CURS O DE EL E TR N I C A DI G I T A L
4 .3
CE FE T/ S C
O detector de transio um circuito que habilitar, por alguns instantes, as entradas, durante a transio de CLOCK. O circuito tpico de um
detector de transio mostrado na Fig. 4.6:
CURS O DE EL E TR N I C A DI G I T A L
4 .4
CE FE T/ S C
S
X
0
1
0
1
R
X
0
0
1
1
Clk
0
Q
Q0
Q0
1
0
*
Q
Q0
Q0
0
1
*
S
X
0
1
0
1
R
X
0
0
1
1
Clk
0
Q
Q0
Q0
1
0
*
Q
Q0
Q0
0
1
*
V . 20 04 -2
CURS O DE EL E TR N I C A DI G I T A L
4 .5
CE FE T/ S C
Flip-Flop J-K
O smbolo do flip-flop J-K e a tabela verdade so:
J
X
0
1
0
1
K
X
0
0
1
1
Clk
0
Q
Q0
Q0
1
0
Q0
Q
Q0
Q0
0
1
Q0
4 .6
Flip-Flop T ("Toggle")
um flip-flop com uma nica entrada, onde J e K so conectados em um
nico ponto denominado de entrada T. O smbolo e a tabela verdade
deste flip-flop so mostrados na Fig. 4.10. Se a entrada T for levada a 1
este flip-flop opera como um divisor de freqncia.
T
Fig. 4.10
V . 20 04 -2
T
X
0
1
CLK
0,1
Q
Q0
Q0
Q0
Q
Q0
Q0
Q0
CURS O DE EL E TR N I C A DI G I T A L
4 .7
CE FE T/ S C
Flip-Flop D
um flip-flop com uma nica entrada, onde J e K (ou R e S) so conectados atravs de um INVERSOR em um nico ponto denominado de entrada T. Na presena do clock, o valor digital da entrada D copiado para a
sada e armazenado at a ocorrncia do prximo clock. O circuito interno do flip-flop D mostrado na Fig. 4.12:
S (J)
R (K)
D
X
0
1
Clk
0
Q
Q0
0
1
Q
Q0
1
0
4 .8
Latch D
O smbolo lgico do latch D mostrado na Fig. 4.14. Diferentemente do
flip-flop D, o latch D possui uma entrada EN , que sensvel ao nvel e
no a borda. Quando esta entrada estiver habilitada, a sada Q a cpia
da entrada D. Se ela estiver desabilitada, a sada manter o estado anterior. O circuito interno mostrado na Fig. 4.13:
V . 20 04 -2
CURS O DE EL E TR N I C A DI G I T A L
CE FE T/ S C
EN
0
1
1
D
X
0
1
Q
Q0
0
1
Q
Q0
1
0
4 .9
Entradas assncronas
Todas as entradas dos flip-flops at agora vistos dependem do sinal de
clock. Estas entradas so chamadas entradas sncronas. Em muitos flipflops existem outras entradas que no dependem do sinal de clock para
atuarem, e por isso so chamadas de entradas assncronas. Essas entradas so usadas para alterar a qualquer instante, o estado do flip-flop
para 0 ou 1. A Tabela 4-2 mostra a tabela verdade das entradas assncronas PRESET ( PRE ) e CLEAR( CLR ).
V . 20 04 -2
CURS O DE EL E TR N I C A DI G I T A L
CE FE T/ S C
Tabela 4-2
PRE
1
0
1
0
CLR
1
1
0
0
Q
Q
operao normal
1
0
0
1
*
*
PRE CLR J
0
1
X
1
0
X
1
1
X
1
1
0
1
1
1
1
1
0
1
1
1
K
X
X
X
0
0
1
1
Clk
X
X
0
Q
1
0
Q0
Q0
1
0
Q0
Q
0
1
Q0
Q0
0
1
Q0
Fig. 4.15 flip-flop J-K com entradas assncronas - simbologia e tabela verdade
4 . 1 0 Temporizaes
dos Flip-Flops
As seguintes caractersticas de tempo devem ser respeitadas para o funcionamento correto dos flip-flops.
Tempo de ajuste ( setup ) e conservao ( hold )
Os tempos de setup (ts ) e hold (th ) so parmetros que devem ser observados para que o flip-flop possa trabalhar de modo confivel. O temV . 20 04 -2
CURS O DE EL E TR N I C A DI G I T A L
CE FE T/ S C
po de setup corresponde ao intervalo mnimo de tempo no qual as entradas devem permanecer estveis antes da transio do clock. O tempo de hold corresponde ao intervalo mnimo no qual as entradas devem
permanecer estveis depois da transio do clock.
Atrasos de Propagao
O atraso de propagao intervalo de tempo entre a aplicao de um
sinal na entrada e o momento que a sada muda. Este atraso pode variar quando ocorre uma mudana de 1 para 0 (transio de descida) e 0
para 1 (transio de subida).
V . 20 04 -2
10
CURS O DE EL E TR N I C A DI G I T A L
CE FE T/ S C
V . 20 04 -2
11
CURS O DE EL E TR N I C A DI G I T A L
CE FE T/ S C
HC
ts
20
20
60
25
ns
th
ns
40
24
200
31
ns
25
16
200
31
ns
40
24
225
41
ns
25
16
225
41
ns
37
15
100
25
ns
30
20
100
25
ns
15
30
20
MHz
twH (CLK)
twL (CLK)
fMAX
V . 20 04 -2
Unit
Standard
12
CURS O DE EL E TR N I C A DI G I T A L
4 .1 1
V . 20 04 -2
CE FE T/ S C
13
CURS O DE EL E TR N I C A DI G I T A L
V . 20 04 -2
CE FE T/ S C
14
CURS O DE EL E TR N I C A DI G I T A L
V . 20 04 -2
CE FE T/ S C
15
CURS O DE EL E TR N I C A DI G I T A L
4 .1 2
a)
CE FE T/ S C
Exerccios
2)
3)
4)
V . 20 04 -2
16
CURS O DE EL E TR N I C A DI G I T A L
5)
CE FE T/ S C
V . 20 04 -2
17
CURS O DE EL E TR N I C A DI G I T A L
6)
CE FE T/ S C
Pr Q
clk
B
FFa
A
Pr Q
clk
K Clr Q
FFb
A
Pr Q
clk
FFd
FFe
Pr Q
clk
K Clr Q
K Clr Q
FFc
Pr Q
Pr Q
clk
clk
K Clr Q
K Clr Q
FFf
K Clr Q
Clk
A
B
Pr
Clr
FFa
FFd
FFc
FFd
FFe
FFf
V . 20 04 -2
18
CURS O DE EL E TR N I C A DI G I T A L
7)
CE FE T/ S C
Clk
B
R CLR Q
Clk
Clr
A
B
8)
En
B
Clk
A
B
V . 20 04 -2
19
CURS O DE EL E TR N I C A DI G I T A L
9)
CE FE T/ S C
J PR
Clk
K CLR Q
Clk
Clr
PR
DADO
D PR
Clk
CLR
Clk
Clr
PR
DADO
V . 20 04 -2
20
CURS O DE EL E TR N I C A DI G I T A L
CE FE T/ S C
11) Faa o diagrama de tempo do circuito abaixo, para as sadas Q1, Q2, e entrada D
DADO
J1
Q1
J2
Q2
Clk
K1 Q1
Q1
K2 Q2
Q1
Clk
V . 20 04 -2
21
CURS O DE EL E TR N I C A DI G I T A L
12)
CE FE T/ S C
Para cada Flip-Flop ou LATCH tipo SR, faa o diagrama de tempo para as sadas indicadas.
a)
Considere inicialmente Q = 0.
b)
En
Q
Q
Considere inicialmente Q = 1.
B
C
c)
En
Q
Q
Considere inicialmente Q = 1.
B
C
V . 20 04 -2
22
CURS O DE EL E TR N I C A DI G I T A L
A
C
d)
CE FE T/ S C
Clk
Considere inicialmente Q = 0.
B
C
e)
Clk
R
Considere inicialmente Q = 1.
B
C
13) Para cada Flip-Flop ou LATCH tipo D, faa o diagrama de tempo para as sadas.
A
En
a)
Q
Q
Considere inicialmente Q = 0.
C
Q
V . 20 04 -2
23
CURS O DE EL E TR N I C A DI G I T A L
A
En
Q
Q
b)
CE FE T/ S C
Considere inicialmente Q = 1.
A
C
Clk
Q
c)
Considere inicialmente Q = 0.
C
Q
A
C
d)
Clk
Q
Considere inicialmente Q = 1.
C
Q
V . 20 04 -2
24
CURS O DE EL E TR N I C A DI G I T A L
CE FE T/ S C
14) Para cada FF tipo JK, faa o diagrama de tempo para as sadas Q e Q .
A
C
a)
Clk
Considere inicialmente Q = 1.
B
C
b)
Clk
K
Considere inicialmente Q = 0.
B
C
15) Para cada FF tipo T, faa o diagrama de tempo para as sadas solicitadas
A
C
a)
Clk
Q
Considere inicialmente Q = 0.
V . 20 04 -2
25
CURS O DE EL E TR N I C A DI G I T A L
A
CE FE T/ S C
Clk
Q
b)
Considere inicialmente Q = 1.
A
C
B
c)
Pr
Clk
K
Q
Clr
Considere inicialmente Q = 0.
B
C
V . 20 04 -2
26
CURS O DE EL E TR N I C A DI G I T A L
CE FE T/ S C
CLK
CLR
16) Dado o FF JK do CI 74LS107 abaixo, complete o diagrama de tempo para a sada 1Q.
+5V
0V
DADO
Clk
CLR
DADO
17) Dado o FF JK do CI 74LS109 abaixo, complete o diagrama de tempo para a sada 1Q.
+5V
0V
PR
CLK
DADO
CLR
Clk
PR
CLR
DADO
V . 20 04 -2
27
CURS O DE EL E TR N I C A DI G I T A L
4 .1 3
CE FE T/ S C
Referncias Bibliogrficas
V . 20 04 -2
28