Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
Electrnica Aplicada I
Consideraciones de diseo
Gonzalo Berardo Noviembre 2013
El presente documento intenta enumerar conceptos a tener cuenta a la hora de encarar un diseo, para amplificadores FET. Tambin se realiza una analoga del diseo de amplificadores con BJT del Ing. A. Caldern, para su aplicacin en FET.
Las curvas caractersticas de transferencia y de salida Condiciones y zonas de funcionamiento Parmetros ms caractersticos
= . 1
MOSFET DRECREMENTAL:
MOSFET ICREMENTAL:
= . 1
Si
tenemos:
MOSFET INCREMENTALL:
MOSFET ICREMENTAL:
= . =
Un transistor en Compuerta/Base Comn: Se Ganancia de corriente prxima a la unidad Ganancia de tensin alta Impedancia de entrada baja Impedancia de salida alta usa en aplicaciones en alta frecuencia
NOTA: Para construir amplificadores con ciertas caractersticas, se suelen combinar varias etapas bsicas.
AUTOPOLARIZACION
= .
Ideal para la ganancia en corriente UTN FRM ING. ELECTRONICA Gonzalo Berardo
= .
La seal de entra, proveniente de un transductor o de una etapa previa, la podemos modelizar para el anlisis como: Un generador de tensin en serie con una resistencia Un generador de corriente en paralelo con una resistencia
. +
(Cond. de diseo)
. +
(Cond. de diseo)
La seal de salida, que se deber suministrar a una carga puntual o a una etapa posterior, la podemos modelizar para el anlisis como: Un generador de tensin (dependiente) en serie con una resistencia Un generador de corriente (dependiente) en paralelo con una resistencia
. +
(Cond. de diseo)
. +
(Cond. de diseo)
Por lo tanto, el diseo puede contener una etapa de pequea seal, otra para seales fuertes y una ltima para potencia. Es sumamente importante conocer las caractersticas generales que tiene cada una de estas etapas. Por ejemplo:
TRANSDUCTOR
PEQUEA SEAL
SEALES FUERTES
POTENCIA
CARGA
MARGEN DINAMICO
La pendiente de la RCD y la ubicacin del punto de trabajo Q determinan el margen dinmico: La excursin de seal max hacia el corte: La excursin de seal min hacia la regin hmica: = =
.
Ra. Condicin: .
= .
. +
JFET N
iD = iop +
.1
RD Rs1 RL
Vop
pero corrientes
De acuerdo a
Para el caso de los trs. JFET y MOSFET de tipo decremental, la corriente de drenaje se puede modelizar de acuerdo a la expresin:
2
. (
1)
2 3
Da. Condicin: + 1
Ra. Condicin: + +
es aquella tensin que a partir de la cual, se asegura que el JFET se encuentra trabajando en la zona de saturacin. Es decir: = (cond. de canal estrangulado)
Ta. Condicin: = + +
Debo verificar:
VDD
R1
RD Vo JFET N
Vi RL Rs1 R2
Rs2
En este caso, el diseo comienza, seleccionando una corriente de drenaje de reposo , entre un 30% y 70% de , para trabajar en la regin de mayor linealidad de la curva de transferencia. 3 . = Siendo:
2
7 . . =
(Cond. 1)
Como podemos observar en el grfico, la pendiente de la RCD y la ubicacin de la tensin encuentran condicionadas por el margen dinmico del punto de trabajo Q. Es decir: La excursin de seal hacia el corte: La excursin de seal hacia la regin hmica: = =
.
, se
ANALISIS DE SEAL
G + Vi Rb S Vgs
D gm.vgs
Rs1
RD
RL
Vo
. |
. |
=3
= . . // = . . + = . + 1
. . // = = . + 1 . + 1
ANALISIS DE CONTINUA
VDD
VDD
R1
RD
RD
= . + 2 = .
JFET N
JFET N
Rs1 R2
RGG
Rs1
= 137
2 >
(Cond. 2)
Asumimos:
2
= =
.
2
= = 137
. 137
//
=| =
Verificacin:
= 3
Conocido el valor de las resistencias de la malla de salida del circuito en condiciones estticas, procedemos a calcular : = = = 13 Debo verificar que la tensin se encuentre en la regin de saturacin. 13 3 = 1 + +
2
+ 7 +
Verificacin:
= =
.1 = 13
= =7
Verificacin:
=
Verificacin:
= + + = + 13 + =
Podemos observar que se verifica la condicin, pero no se ha tenido en cuenta ningn margen de seguridad. = = // =1 => =
EJEMPLO DISEO 2 (Resuelto segn analoga del criterio de Caldern aplicado a FET)
Especificaciones de diseo:
Configuracin y polarizacin propuesta:
VDD
=1
R1
RD Vo JFET N
Vi RL Rs1 R2
Rs2
1
=
Ra. Condicin: .
Como pretendemos amplificar tensin, se sabe que: . = = . F. Seg (1,1) => => =1 =
=>
, calculamos =
=
Calculamos la =
=>
2
Siendo: Conocida
Da. Condicin: + 1
=|
13
=
+1 = 3
= 13 =3
hallamos el valor de
: => =7
=
=|
|
. .
=1 1 =3
=3
NOTA: Elijo menor porque lo que me interesa es que sea lo ms chica posible.
Verificacin:
=
3 = 711 valor comercial
2
=7
= 3
Verificacin:
= + 2 = 3
3
Es decir:
Ra. Condicin: + +
es aquella tensin que a partir de la cual, se asegura que el JFET se encuentra trabajando en la zona de saturacin. = (cond. de canal estrangulado) =3 => =
Por lo tanto:
13
=>
=1
4
=3 =
Ta. Condicin: = + +
+1
=>
Verificacin:
. . 3
Verificacin:
= . = . 1 =
=1
= 3
Verificacin: