Trabalho Sobre Arquiteturas Risc e Cisc

Curso: Sistemas de informao Integrante: Felipe da Silva Ferreira

1. Introduo Nas primeiras mquinas digitais, o programador comandava a mquina para que ela executasse as instrues, ora com vlvulas ora a cabos, soquetes, etc. A partir de 1951 com a inveno da micro programao por Von Neumam, no eram mais necessrias as tantas trocas de tantos cabos ou vlvulas para que a mquina funcionasse, existia a partir de ento, uma memria que possua os passos necessrios para que o resultado fosse obtido. A partir de ento houve uma corrida na criao de comandos cada vez menores que faziam grandes coisas, como por exemplo, o comando de multiplicar que substituiria as vrias chamadas instruo de soma. Na dcada de 1980 surgiram controvrsias a respeito do nmero gigante de instrues que haviam sido criadas, estudiosos afirmavam que mquinas que possuiriam o nmero mais reduzido de instrues possvel executariam a mesma instruo complexa mais rapidamente. Para isso as instrues reduzidas seriam bsicas e deveriam estar em maior nmero para que juntas executassem a mesma instruo, aumentando o trabalho do programador, ou seja, agora a instruo de multiplicao deveria voltar a ser escrita por seguidas somas. Surgiu ento a controvrsia RISC e CISC. A seguir falaremos de cada uma e logo aps uma comparao. 2. Arquitetura CISC Esta arquitetura se caracteriza por possuir vrias e complexas instrues que em apenas um comando podemos obter resultados de aritmtica complexa. Um programa que ser compilado em uma mquina CISC ir possuir suas instrues escritas de forma menor, mais simples, mas codificadas, ou seja, quando a UCP for executar tal programa, ele receber uma instruo codificada e ter de decodific-la em micro instrues para que os circuitos possam execut-la. Para que possa executar complexas instrues, so exigidos complicados e um grande nmero de circuitos e chips. Tais circuitos aumentam a rea de chip utilizada e encarecem o produto final. Alm disso, a arquitetura CISC de difcil elaborao custando tempo para ser pensada e executada. Tais complexos e tantos componentes no permitem mais rpidos ciclos de relgio sendo uma das principais desvantagens com relao sua concorrente, a arquitetura RISC. A micro programao por um lado facilita a programao, mas por outro a sufoca, a cada instruo corresponde um conjunto de micro instrues que sero executadas independentemente de sua necessidade. Desta forma podemos concluir que h uma perda de ciclos de relgio e de consequente tempo quando no precisamos de todas aquelas micro instrues, no podemos simplificar ao mximo que queremos a instruo, temos que us-la por um todo. 3. Arquitetura RISC H um conjunto mnimo de funes que a mquina hardware deve suportar, correspondendo a operaes aritmticas e lgicas, a transferncias entre CPU, Memria e Perifricos, a operaes de controle da mquina, na sua essncia, uma mquina RISC oferece um nmero muito reduzido de instrues e cada instruo apenas realiza uma ao muito simples. Uma mquina RISC tem seus programas compilados pelo compilador em cdigo de mquina diretamente, ou seja, as instrues so transformadas em linguagem de mquina pura, sem decodificao (alm disso, as mquinas RISC prezam um nmero reduzido de instrues e instrues mais simples para fazer todas as demais complexas diminuindo a complexidade da arquitetura, da estrutura), a primeira vista as mquinas RISC aparentam ser melhores pois se cada instruo codificada diretamente nos microcdigos que a UCP precisa para executar a instruo, ento evita a decodificao das maquinas CISC reduzindo em muito o tempo. Mais adiante veremos que no bem assim, esta apenas uma vantagem das maquinas RISC. Estas mquinas podem usar o pipeline de instrues, desta forma, o processador pode executar sequenciadamente as micro instrues sem ser necessrio se definir se tal micro instruo da instruo anterior ou da prxima, elas so postas de maneira sequenciada e quando a ultima micro instruo da primeira instruo termina, logo atrs j vem a da primeira da prxima de modo continuo. Por possurem circuitos simples, ciclos de relgio mais altos so possveis.

4. RISC versus CISC Uma boa forma de comparao seria dar a duas pessoas uma calculadora, uma receberia uma cientfica e outra receberia uma que possui apenas as operaes bsicas. A pessoa com a calculadora cientfica faria as contas complexas bem mais rapidamente, entretanto a outra pessoa manusearia facilmente e rapidamente sua calculadora e no perderia em nada na hora das operaes bsicas. A arquitetura RISC procura reduzir ao mximo o nmero de instrues do processador, mas tambm inventar artifcios como o pipeline de instrues para agilizar o processo de execuo. Com circuitos simples, sobra espao de chip para a adio de circuitos que podem auxiliar o manuseamento de cdigos de instruo e dados de memria, alm disso, podemos aumentar consideravelmente o nmero de registradores. A arquitetura RISC utiliza muitos registradores, que so memrias de acesso mais rpido por estarem internas ao processador, buscando diminuir os acessos memria. O uso de paralelismo de execuo de instrues tambm outro artifcio introduzido pela arquitetura RISC. Olhando pelo lado do programador, as mquinas CISC apresentam incomparvel vantagem, todas as funes que ele precisa esto ali simplificadas e podem ser escritas em apenas um comando j que esto todas guardadas no processador. Em uma mquina RISC o programador teria que pensar em como faria a instruo complexa usando as simples. A mquina RISC pode atingir ciclos de relgio mais altos, entretanto tem que executar mais instrues para executar uma instruo mais complexa, o que a mquina CISC por possuir circuitos complexos, consegue executar em poucos ciclos, mas a mesma no consegue atingir ciclos to altos como a RISC devido justamente ao grande nmero e diferentes circuitos auxiliares. Facilmente pode se chegar pergunta: Porque a mquina RISC no implementa s mais alguns circuitos simples para facilitar a vida do programador. esta a tendncia, a mquina hbrida vem ganhando espao. Nenhuma das arquiteturas por si s conseguiu mostrar-se superior a outra, desta forma, buscado sempre um equilbrio entre as duas arquiteturas obtendo o maior desempenho possvel. 5. Concluso Com o apresentado, podemos concluir que cada mquina possui suas vantagens, executar mais instrues em menor tempo e executar uma instruo mais complexa em menor tempo so relativas quanto ao desempenho. Existem programas que so executados melhor em maquinas RISC e outros em maquinas CISC. Podemos diferenciar ambas as arquiteturas da seguinte forma: CISC Possui micro programao Muitas instrues Baixos ciclos de relgio Instrues complexas Chips complexos e grandes Fcil programao Exemplos: 386, 486, Pentium II, Pentium III, AMD. RISC No possui micro programao Poucas instrues Altos ciclos de relgio Instrues Simples Chips simples e pequenos Difcil programao Exemplos: PowerPC da IBM/Apple/Motorola, R4x00 da MIPS, SPARC da SUN, PA-RISC da HP e Alpha da DEC.