Sei sulla pagina 1di 16

Qu es un PLD (Dispositivo de Lgica Programable)

Un dispositivo lgico programable es un circuito integrado, formado por una matriz de puertas lgicas y flip-flops, que proporcionan una solucion al diseo de forma anlogas, a las soluciones de suma de productos, productos de sumas y multiplexores.
Existen en el mercado muchos paquetes de software para el diseo con PLD's. El modo de proceder es el mismo.

La estructura bsica de una PLD permite realizar cualquier tipo de circuito conbinacional basndose en una matriz formada por puertas AND, seguida de una matriz de puertas OR. Tres son los tipos ms estendidos de PLD's, la PROM, PLA, y la PAL.

Estructura bsica (I)

Estructura bsica (II)

Ejemplo de programacin de una funcin lgica

PROM (Programmable Read Only Memory) Este tipo de dispositivo se basa en la utilizacin de una matriz AND fija, seguida de una matriz OR programable. La matriz programable esta formada por lneas distribuidas en filas y columnas en las cuales los puntos de cruce quedaran fijos por unos diodos en serie con unos fusibles que sern los encargados de aislar las uniones donde no se requiera la funcion lgica. La fase de programacin se realiza haciendo circular una corriente capaz de fundir el fusible en aquellas uniones donde no se desee continuidad. Por otra parte, para cada

combinacion de las seales de entrada, el codificador activa una nica fila y a su vez activa aquella columna a las que esta todava unida a travz del diodo.

PLA (Programmable Logic Array) Parecido en la dispositivo a la PROM, difiere de esta, en que aqu en la PLD , ambas matrices, la de puertas And, as como la de puertas Or es programable, por lo que nos vemos habilitados a incrementar el nmero de entradas disponibles, sin aumentar el tamao de la matriz. Esta estructura permite una mejor utilizacin de los recursos disponibles en el circuito integrado, de tal forma que se genera el mnimo numero de trminos necesarios para generar una funcin lgica .

PAL (Programmable array Logic) Las PAL son dispositivos de matriz programable. Una PAL es diferente de una PROM a causa de que tiene una red Y programable y una red O fija. Con un programador Prom podemos obtener los productos fundamentales deseados quemando los eslabones y luego conseguir la suma lgica de dichos productos mediante las conexiones fijas de salida.

La arquitectura interna consiste en trminos AND programables que alimentan trminos OR fijos. Todas las entradas a la matriz pueden ser combinadas mediante AND entre si, pero los trminos AND especficos se dedican a trminos OR especficos. Las PAL tienen una arquitectura muy popular y son probablemente el tipo de dispositivo programable por usuario ms empleado. Si un dispositivo contiene macroclulas, comnmente tendr una arquitectura PAL. Las macroclulas tpicas pueden programarse como entradas, salidas, o entrada/salida (e/s) usando una habilitacin tri-estado. Normalmente tienen registros de salida que pueden usarse o no conjuntamente con el pin de e/s asociado. Otras macroclulas tiene ms de un registro, varios tipos de retroalimentacin en las matrices, y ocasionalmente realimentacin entre macroclulas.

GAL (Generic Array Logic y que en nuestro Idioma significaArreglo Lgico Genrico). Las GAL son dispositivos de matriz lgica genrica. Se trata de la 4ageneracin de PALs, capaces de funcionar en modo combinacional y/o secuencial; adems, de superar a sus antecesores en cuanto a tecnologa programable se refiere, ya que estos son capaces de reprogramarse hasta un mnimo de 100 veces; aunque, esto depende tambin del fabricante. Son dispositivos de alta densidad de integracin: de 1000 a 10.000.000 de puertas lgicas equivalentes: Estn diseados para emular muchas PAL pensadas para el uso de macroclulas. Si un usuario tiene un diseo que se implementa usando varias PAL comunes, puede configurar varias de las mismas GAL para emular cada de uno de los otros dispositivos. Esto reducir el nmero de dispositivos diferentes en existencia y aumenta la cantidad comprada. Comnmente, una cantidad grande del mismo dispositivo debera rebajar el costo individual del dispositivo. Estos dispositivos tambin son elctricamente borrables, lo que los hace muy tiles para los ingenieros de diseo. Se les llamo la 4a generacin de PALs debido a que: La 1 Generacin corresponde a los PALs comunes creados por AMD ( Advanced Micro Devices ), y que son programables una sola vez y que emplean tecnologa PROM de fusibleTitanio-Tungsteno. La 2 Generacin corresponde a los PAL creados con arquitectura V ( Variable ); pero, programables una sola vez. Esta designacin es apoyada por Texas Instruments. La 3 Generacin ser aquella que permite la ventaja de la arquitectura V, con tecnologa EPROM y borrado con rayos U.V. La 4 Generacin es la propia del GAL que conocemos actualmente, arquitectura V; pero, con tecnologa EEPROM. Creada en forma casi simultnea por AMD y LATTICE. Los GAL, conservan algunas caractersticas propias de los PAL. Tan es as que los GALs 16V8, 20V8, y posteriormente el 20RA10 y el 22V10 fueron creados para reemplazar la mayora de los PALs existentes ya, en la poca de los 80s y no solo eso; sino que los superaron.

Funcionamiento del GAL


Una GAL permite implementar cualquier expresin en suma de productos con un nmero de variables definidas. El proceso de programacin consiste en activar o desactivar cada celda E2CMOS con el objetivo de aplicar la combinacin adecuada de variables a cada compuerta AND y obtener la suma de productos. Las celdas E2CMOS activadas conectan las variables deseadas o sus complementos con las apropiadas entradas de las puertas AND. Las celdas E2CMOS estn desactivadas cuando una variable o su complemento no se utiliza en un determinado producto. La salida final de la puerta OR es una suma de productos. Cada fila est conectada a la entrada de una puerta AND, y cada columna a una variable de entrada o a su complemento. Mediante la programacin se activa o desactiva cada celda E2CMOS, y se puede aplicar cualquier combinacin de variables de entrada, o sus complementos, a una puerta AND para generar cualquier operacin producto que se desee. Una celda activada conecta de forma efectiva su correspondiente fila y columna, y una celda desactivada desconecta la fila y la columna. Las celdas se pueden borrar y reprogramar elctricamente. Una celda E2CMOS tpica puede mantener el estado en que se ha programado durante 20 aos o ms. Las macroceldas lgicas de salida (OLMCs) estn formadas por circuitos lgicos que se pueden programar como lgica combinacional o como lgica secuencial. Las OLMCs proporcionan mucha ms flexibilidad que la lgica de salida fija de una PAL.

CPLDs (Complex Programmable Logic Device) Arquitectura de las CPLDs

Programable interconnects(PI)

Conecta seales de salida de Bloques Lgicos con entradas de otros Bloques lgicos Implementaciones tpicas del PI: - Interconexin por matriz: Permite conectar cualquier seal del PI a cualquier entrada o salida de un Bloque Lgico Altamente flexible Ocupa ms rea y consume mayor potencia - Interconexin con multiplexor: Se utilizan multiplexores para realizar las conexiones Hay un multiplexor por cada entrada del un Bloque Lgico Sistema poco flexible.

Bloque Lgico (I)


Un Bloque Lgico (LB) es similar a una 22V10 Esta compuesto por los siguientes elementos - Matriz de puertas AND con conexiones programables - Matriz de puertas OR y Macroclulas El tamao del LBse mide por el nmero de macroclulas que contiene

Bloque Lgico (II)


Existen diversas soluciones para aumentar el nmero de trminos producto a la entrada de la Macro clula.

Bloque Lgico (III)

Bloque Lgico (IV)

Macroclulas
Las macroclulas de las CPLDs ofrecen mas posibilidades de configuracin que las macroclulas de la PLD 22V10. Se pueden encontrar 3 tipos de macroclulas: -I/O macroclulas: estn asociadas a un pin de I/O de la CPLD -Input macroclulas: estn asociadas a un pin de entrada -Buried macrocelula: es una macroclula cuya salida no est asociada a ningn pin del dispositivo.

I/O y Buried Macroclulas

I/O y Buried Macroclulas (II) familia FLASH370 (Cypress).

I/O y Buried Macroclulas (II) familia FLASH370 (Cypress)

Input Macroclulas
Son macroclulas que reciben seales de entrada del exterior pero no generan
salidas al exterior del integrado. Se utilizan para tener seales de entrada adicionales, aparte de las propias de los Bloques Lgicos.

I/O Clulas
Su funcin es la de sacar la seal de salida de la macroclula al exterior
dependiendo de la seal de habilitacin

I/O Clulas (II)


Existen otras arquitecturas ms complejas que dan mayor flexibilidad a las
conexiones entre las salidas de las macroclulas y los pines del integrado.

Ejemplo de clulas I/O con conexin nica FLASH370 (Cypress)

Ejemplo de clulas de I/O con matriz de conexiones

Field Programmable Gate Array


Una FPGA (del ingls Field Programmable Gate Array) es un dispositivo semiconductor que contiene bloques de lgica cuya interconexin y funcionalidad puede ser configurada 'in situ' mediante un lenguaje de descripcin especializado. La lgica programable puede reproducir desde funciones tan sencillas como las llevadas a cabo por una puerta lgica o un sistema combinacional hasta complejos sistemas en un chip. Las FPGAs se utilizan en aplicaciones similares a los ASICs sin embargo son ms lentas, tienen un mayor consumo de potencia y no pueden abarcar sistemas tan complejos como ellos. A pesar de esto, las FPGAs tienen las ventajas de ser reprogramables (lo que aade una enorme flexibilidad al flujo de diseo), sus costes de desarrollo y adquisicin son mucho menores para pequeas cantidades de dispositivos y el tiempo de desarrollo es tambin menor. Ciertos fabricantes cuentan con FPGAs que slo se pueden programar una vez, por lo que sus ventajas e inconvenientes se encuentran a medio camino entre los ASICs y las FPGAs reprogramables. Histricamente las FPGA surgen como una evolucin de los conceptos desarrollados en las PAL y los CPLD.

Field Programmable Gate Array (FPGA)


Arquitectura basica

Caractersticas generales de la arquitectura FPGAs

Interconexiones FPGAs

Tipos de tecnologas