Circuitos secuenciales (cont.

)
ENTRADAS ASNCRONAS PRE Y CLR APLICACIONES

DE

LOS

SISTEMAS

SECUENCIALES:
Contadores

asncronos y sncronos Divisores de frecuencia Otros

E J E R C I C I O S P R O P U E S T O S .

Entradas asncronas

En los diferentes tipos

Las entradas asncronas

de flip-flop, las entradas de control S, R, J, K, T, D son denominadas sncronas porque solo tienen efecto en la parte activa de la seal de reloj.

son independientes de la seal de reloj y de las entradas sncronas. Son utilizadas para colocar la salida del FF a alto o bajo en cualquier momento. Son dominantes porque su activacin hace que el FF ignore las otras entradas.

Entradas asncronas
Las entradas asncronas pueden ser activas en bajo o alto. Una es utilizada para colocar 0 (CLR o RES) y la otra para

colocar 1 (PRE o SET). No se deben activar las dos al mismo tiempo. Su activacin permanente mantiene el FF fijo en ese estado.
ENTRADAS ASNCRONAS PRE CLR CLK X X SNCRONAS J X X K X X SALIDAS Q+ Q+

1 0 0 1

0 1 0 1

0 1
Q

1 0
Q

ESTADO PROHBIDO

1
1 1

1
1 1

0
1 1

1
0 1

0
1
Q

1
0
Q

Entradas asncronas (Ejemplo)

J,K CLK

PRE

CLR

Q
a b c d e f g

APLICACIONES DE LOS FF
CONTADORES DIVISIN DE FRECUENCIAS

Notacin de contadores: Nmero MOD

Nmero MOD: es el nmero de estados que ejecuta

el contador antes de volver a su estado inicial (reciclarse). Su valor mximo depende del nmero de FF que tenga el contador: N MOD(max) = 2N
Donde N es el nmero de FF

Contadores asncronos o de rizo

Todos los FF no conmutan exactamente con la seal de

reloj. La entrada de reloj solo se aplica a un FF (LSB). Cada salida Q sirve como seal de entrada de reloj para el FF siguiente. Existe un retardo en las respuesta de cada FF que depende de sus caractersticas de fabricacin (retardo de propagacin)

Contador asncrono bsico de 4 bits

Contador asncrono de rizo bsico

CLK

Qa

Qb

Qc

Contadores asncronos o de rizo

Contador descendente: Se puede construir

conectando la salida Q a las entradas de reloj. Contadores con nmero MOD<2N:

Se realizan modificando el contador bsico para que omita algunos estados. Se puede lograr conectando la entrada asncrona de CLR a la salida de una compuerta NAND cuyas entradas se seleccionan de acuerdo a la secuencia mxima que se desee contar. Esta configuracin puede crear estados transitorios momentneos (espigas) antes de cada borrado.

Contadores sncronos
Todos los FF son activados por la misma seal de

reloj, lo que causa que se disparen en forma simultanea. Son ms rpidos que los asncronos y no producen estados transitorios indeseables. Se disean conectando lgica combinacional a las entradas sncronas de control de acuerdo a la tabla de excitacin caracterstica. Requieren circuiteria En el contador asncrono bsico solo el FF del LSB tiene J y K permanentemente conectadas a 1.

Contadores sncronos

El circuito se disea para que las entradas J y K tomen los valores necesarios para que los FF cambien en el instante correcto

Contadores sncronos
Disear un contador sncrono descendente de 3 bits

que cuente todos los estados de 111 a 000. Disear un contador sncrono ascendente de 4 bits que cuente todos los estados de 0101 a 1110. Los estados no incluidos deben conducir a 0101. Disear un contador sncrono descendente de 4 bits que cuente todos los estados desde 13 a 2. Los estados no incluidos deben conducir a 13.
Utilice FF JK (7473)

Contadores en CI
74293 74163 74190 74193

74293: Contador asncrono ascendente de 4 bits

Ambas entradas MR1 y MR2 deben estar en alto para colocar asincronamente en 0000 Q1, Q2,y Q3 ya estan internamente conectados como Cont. Asinc. De 3 bits. Q0 no tiene conexin interna

74293: Contador asncrono ascendente de 4 bits

Como contador MOD 16 Como contador MOD 8

Como contador MOD 10

Como contador MOD 14 Como contador MOD 60 *

74LS163: Contador sncrono de 4 bits MOD 16

Es un contador con preestablecimiento que puede colocarse sncronamente en el valor existente en la entrada de datos cuando el pin 9 LOAD este en bajo. Para que realice el conteo las entradas de habilitacin (ENP y ENT) deben estar en alto. La salida RCO es alta cada vez que el contador llega a su valor mximo 15. (Conexin en cascada)

74193: Contador ascendente/descendente prefijable MOD 16

Nombre CPU CPD MR Descripcin
Reloj para conteo ascendente (TPP) Reloj para conteo descendente (TPP) Master Reset Asncrono Habilitacin preestablecimiento ascncrono Entrada de datos Salidas de FF Salida de prstamo conteo descendente final Salida de acarreo conteo ascendente final

PL P0 P3
Modos Borrado, preestablecimiento, conteo ascendente, conteo descendente, sin variacin Q0 Q3 TCD TCU

Proyecto aplicacin de sistemas secuenciales: Reloj digital

DIAGRAMA DE BLOQUES ESPECIFICACIONES DE DISEO

DISPOSITIVOS A UTILIZAR
FECHAS DE ENTREGA:

Diseo Simulacin Montaje

FECHA DE EVALUACIN ESCRITA.

Especificaciones de diseo
Exhibicin de horas y minutos en formato civil

Entrada de seal de reloj externa

Debe permitir la configuracin de la hora deseada. Activacin de una alarma para un valor fijo

especificado.

 7472, 7473, 7474,74LS112

7490
7492, 7493 74190, 74191

74192
74197 74169