Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
RESUMEN
Debido al auge que está experimentando el uso de la tecnología CMOS en
la fabricación de circuitos integrados para aplicaciones de radiofrecuencia, se
hace necesario el diseño de componentes pasivos con altos factores de calidad.
ÍNDICE
1. INTRODUCCIÓN ................................................................................................................................... 1
1.1. APLICACIONES .............................................................................................................................. 3
2. TECNOLOGÍA CMOS........................................................................................................................... 4
2.1. INTRODUCCIÓN A LA TECNOLOGÍA CMOS............................................................................. 4
2.2. ESTRUCTURA DE LA TECNOLOGÍA CMOS .............................................................................. 4
2.3. TECNOLOGÍAS DE FABRICACIÓN DE CIRCUITOS INTEGRADOS ....................................... 7
2.3.1. TECNOLOGÍAS EN ARSENIURO DE GALIO ......................................................................... 8
2.3.2. TECNOLOGÍA BIPOLAR ......................................................................................................... 8
2.3.3. TECNOLOGÍA MOSFET .......................................................................................................... 9
2.3.4. TECNOLOGÍA BICMOS ........................................................................................................... 9
2.3.5. COMPARACIÓN ENTRE TECNOLOGÍAS ............................................................................ 10
3. OSCILADOR ......................................................................................................................................... 12
4. VARACTORES ..................................................................................................................................... 16
4.1. VARACTOR IDEAL ...................................................................................................................... 16
4.2. TIPOS DE VARACTORES............................................................................................................. 18
4.2.1. VARACTOR NMOS ................................................................................................................. 18
4.2.1.1. Varactor NMOS en Modo Deplección ............................................................................................ 19
4.2.1.2. Varactor NMOS en Modo Acumulación......................................................................................... 20
4.2.2. VARACTOR PMOS.................................................................................................................. 21
4.2.3. CAPACIDADES CONMUTABLES ......................................................................................... 22
4.3. VARACTOR DE UNIÓN PN.......................................................................................................... 23
4.3.1. FÍSICA DE LA UNIÓN PN...................................................................................................... 23
4.3.1.1. Física de los semiconductores. El silicio. ........................................................................................ 23
4.3.1.2. Introducción de impurezas donadoras y aceptadoras ...................................................................... 25
4.3.1.3. La unión PN .................................................................................................................................... 26
4.3.1.4. Polarización de la unión pn ............................................................................................................. 27
4.3.2. CARACTERIZACIÓN DEL VARACTOR PN........................................................................... 28
4.3.3. PÉRDIDAS Y CAPACIDADES PARÁSITAS EN EL VARACTOR .......................................... 31
4.3.3.1. Pérdidas óhmicas en las capas de contacto del varactor .................................................................. 32
4.3.3.2. Pérdidas óhmicas en las vías ........................................................................................................... 33
4.3.3.3. Pérdidas óhmicas en las difusiones ................................................................................................. 33
4.3.3.4. Pérdidas óhmicas entre las dos difusiones ...................................................................................... 33
4.3.3.5. Capacidad parásita en el pozo n ...................................................................................................... 34
4.3.3.6. Efectos producidos por el sustrato p ............................................................................................... 34
4.3.3.7. Capacidad de unión ......................................................................................................................... 35
4.3.4. POSIBLES CONFIGURACIONES .......................................................................................... 36
4.3.5. LIMITACIONES DEL VARACTOR DE UNIÓN PN ............................................................... 37
5. CÁLCULO DE RESISTIVIDADES .................................................................................................... 40
5.1. DESCRIPCIÓN DEL SOFTWARE Y PROCESOS PARA REALIZAR LAS SIMULACIONES . 43
5.2. PROCESOS DE SIMULACIÓN ..................................................................................................... 48
5.2.1. CREACIÓN DEL SUSTRATO. ................................................................................................ 49
5.2.2. DIFUSIÓN DEL POZO N ....................................................................................................... 50
5.2.2.1. Predeposición del pozo n ................................................................................................................ 50
5.2.2.2. Distribución del pozo n ................................................................................................................... 51
5.2.3. MÁSCARA. APERTURA DE VENTANA EN EL ÓXIDO ........................................................ 52
5.2.4. DIFUSIÓN DEL POZO P+ ..................................................................................................... 53
5.2.4.1. Predeposición del pozo p+ ............................................................................................................... 53
5.2.4.2. Distribución del pozo p+ ................................................................................................................. 54
5.2.5. ATAQUE DEL ÓXIDO RESIDUAL ........................................................................................ 55
5.2.6. ZONA N+ ................................................................................................................................. 57
iii
LISTA DE TABLAS
LISTA DE FIGURAS
FIGURA 1-1 DISCIPLINAS NECESARIAS EN EL DISEÑO DE RADIOFRECUENCIA. .................................................... 2
FIGURA 1-2 HEXÁGONO DE DISEÑO DE RADIOFRECUENCIA ................................................................................ 2
FIGURA 2-1 CORTE ESQUEMÁTICO DE UNA OBLEA DE SILICIO ............................................................................ 5
FIGURA 2-2 LOS TRES PARÁMETRO PARA EVALUAR UN ASIC ............................................................................ 7
FIGURA 2-3 CATEGORÍAS DE LAS TECNOLOGÍAS DE FABRICACIÓN DE CIRCUITOS INTEGRADOS ....................... 11
FIGURA 3-1 OSCILADOR IDEAL......................................................................................................................... 12
FIGURA 3-2 TANQUE LC REAL. ........................................................................................................................ 13
FIGURA 3-3 TANQUE REAL EQUIVALENTE. ....................................................................................................... 13
FIGURA 3-4 TANQUE REAL COMPENSADO. ....................................................................................................... 14
FIGURA 4-1 CURVA CARACTERÍSTICA CAPACIDAD-TENSIÓN DE UN VARACTOR IDEAL ..................................... 17
FIGURA 4-2 CAPACIDAD TOTAL ENTRE LA PUERTA Y EL SUSTRATO EN FUNCIÓN DE LA TENSIÓN FUENTE-
DRENADOR. .............................................................................................................................................. 18
FIGURA 4-3 ESQUEMA DE UN VARACTOR NMOS ESTÁNDAR ........................................................................... 19
FIGURA 4-4 ESQUEMA DEL VARACTOR NMOS MODO ACUMULACIÓN ............................................................. 20
FIGURA 4-5 REPRESENTACIÓN DEL TRANSISTOR NMOS Y SU POLARIZACIÓN ................................................. 20
FIGURA 4-6 DIAGRAMA DE UN VARACTOR PMOS ........................................................................................... 21
FIGURA 4-7 UNIÓN PN ...................................................................................................................................... 23
FIGURA 4-8 RED CRISTALINA DEL SILICIO ........................................................................................................ 24
FIGURA 4-9 GENERACIÓN TÉRMICA DE PARES ELECTRÓN-HUECO .................................................................... 24
FIGURA 4-10 INTRODUCCIÓN DE IMPUREZAS ACEPTADORAS. DOPADO DE TIPO P ............................................ 25
FIGURA 4-11 INTRODUCCIÓN DE IMPUREZAS DONADORAS. DOPADO DE TIPO N. .............................................. 26
FIGURA 4-12 DIFUSIÓN DE PORTADORES. ZONA DE DEPLECCIÓN ..................................................................... 27
FIGURA 4-13 POLARIZACIÓN DIRECTA: RECOMBINACIÓN................................................................................. 27
FIGURA 4-14 POLARIZACIÓN INVERSA: ENSANCHAMIENTO DE LA ZONA DE DEPLECCIÓN ................................ 28
FIGURA 4-15 VARACTOR DE UNIÓN PN ............................................................................................................. 29
FIGURA 4-16 DISMINUCIÓN DE LA RESISTENCIA POR LA CONEXIÓN EN PARALELO DE UNA PLACA METÁLICA. . 30
FIGURA 4-17 LONGITUD DE LA ZONA DE DEPLECCIÓN...................................................................................... 30
FIGURA 4-18 CAPA METÁLICA DE CONEXIÓN DEL VARACTOR .......................................................................... 32
FIGURA 4-19 ESQUEMA DE UNA PISTA DE METAL ............................................................................................. 32
FIGURA 4-20 (A) FIGURA DE REFERENCIA Y (B) CIRCUITO EQUIVALENTE PARA EL CÁLCULO DE LÍNEAS DE
TRANSMISIÓN ........................................................................................................................................... 33
FIGURA 4-21 ESQUEMA DE REPRESENTACIÓN DE LOS EFECTOS QUE PRODUCE EL SUSTRATO ........................... 35
FIGURA 4-22 COMPARACIÓN DE GEOMETRÍAS ................................................................................................. 36
FIGURA 4-23 CONFIGURACIÓN DE ISLETAS ...................................................................................................... 36
FIGURA 4-24 DIFUSIONES EN FORMA DE L ....................................................................................................... 37
FIGURA 4-25 CAPACIDAD DEL VARACTOR RESPECTO A LA TENSIÓN DE POLARIZACIÓN ................................... 37
FIGURA 4-26 DISMINUCIÓN DE LA DISTANCIA ENTRE DIFUSIONES ................................................................... 39
FIGURA 5-1 ESQUEMA APROXIMADO DE LA RESISTENCIAS QUE APARECEN EN UN VARACTOR ......................... 40
FIGURA 5-2 PROCESOS PARA LA FABRICACIÓN DE UN VARACTOR DE UNIÓN PN ............................................... 41
FIGURA 5-3 DIMENSIONES APROXIMADAS DE UN VARACTOR ........................................................................... 42
FIGURA 5-4 SSUPREM3 REALIZA LAS SIMULACIONES A LO LARGO DE UNA LÍNEA (1D) ................................. 43
FIGURA 5-5 VENTANA PRINCIPAL DEL DECKBUILD .......................................................................................... 44
FIGURA 5-6 VENTANDA DE MAIN CONTROL. ................................................................................................... 45
FIGURA 5-7 VENTADA DE PARÁMETROS DEL SUSTRATO .................................................................................. 45
FIGURA 5-8 VENTANA DE DISTRIBUCIÓN DE DOPANTES. .................................................................................. 46
FIGURA 5-9 VENTANA DE EXTRACT. CALCULA LA PRODUNDIAD DE LA UNIÓN................................................ 47
FIGURA 5-10 VENTANA DE EXTRACT. CALCULA LA RESISTENCIA DE HOJA MEDIA EN UNA CAPA .................... 47
FIGURA 5-11 CONCENTRACIÓN DE IMPUREZAS EN EL SUSTRATO ................................................................. 49
FIGURA 5-12 CONCENTRACIÓN DE IMPUREZAS EN LA RED DE SILICIO TRAS LA PREDEPOSICIÓN DE IMPUREZAS N
................................................................................................................................................................. 50
FIGURA 5-13 CONCENTRACIÓN DE IMPUREZAS EN LA RED DE SILICIO TRAS LA DISTRIBUCIÓN DE IMPUREZAS N
................................................................................................................................................................. 51
FIGURA 5-14 CONCENTRACIÓN DE IMPUREZAS EN LA RED DE SILICIO TRAS LA ELIMINACIÓN DEL ÓXIDO ........ 52
vii
1. INTRODUCCIÓN
El actual interés hacia los sistemas de comunicaciónes inalámbricos está
impulsando la investigación y el desarrollo de nuevas tecnologías de fabricación
de circuitos integrados, configuraciones circuitales y arquitecturas de transmisores
y receptores. El objetivo principal es buscarlos de pequeño tamaño, bajo coste y
bajo consumo capaces de comunicar información digitalizada en múltiples
aplicaciones: teléfonos celulares, redes inalámbricas, sistemas de mensajería por
radio, televisión, televisión por satélite, radioenlaces, etc. Actualmente se tiende
hacia el desarrollo de terminales de usuario totalmente integrados en tecnologías
basadas en silicio. Este terminal debe ser capaz de funcionar según los
estándares requeridos en la banda de frecuencias en la que trabaje.
Teoría de comunicación
Ruido Potencia
Linealidad Frecuencia
Tensión de Ganancia
alimentación
1.1. APLICACIONES
Además de los productos inalámbricos más habituales como los beepers o
los teléfonos celulares, la radiofrecuencia se ha aplicado en muchos otros
mercados que muestran un gran potencial de rápido crecimiento, cada uno de los
cuáles trae consigo su propio grupo de retos para los diseñadores de
radiofrecuencia.
2. TECNOLOGÍA CMOS
1
Dependiendo del fabricante pueden usarse difusiones o implantaciones iónicas.
Estudio y diseño de varactores de unión PN en tecnología CMOS para RF 6
espesor 0.77 μm
resistividad 40 m/cuadrado
metal 2
distancia metal2/met al1 0.650 μm
resistividad via M 2/M 1 0.5 /cnt
espesor 0.84 μm
resistividad 100 m/cuadrado
metal 1
distancia metal1/polisilicio 0.650 μm
resistividad via M 1/polisilicio 0.5 /cnt
espesor 0.25 μm
polisilici o2 resistividad 30 /cuadrado
distancia poli2/poli1 30 nm
espesor 0.25 μm
polisilici o1 resistividad 30 /cuadrado
distancia poli1/óxid o 0.5 m
Sustrato: El sustrato está formado por una capa de silicio p+, denominada
sustrato, una capa de tipo n y una capa epitaxial de tipo p. Las gráficas de las
características del silicio aparecen en el A 1.
espesor 2.5 m
N well
resistividad 1 k/cuadrado
espesor 15 m
sustrato P epi
resistividad 18 cm
espesor 400 m
P bulk
resistividad 0.015 cm
Estudio y diseño de varactores de unión PN en tecnología CMOS para RF 7
Funcionamiento
Densidad de integración
Frecuencia del sistema
Ancho de banda
Costes
Coste de desarrollo
Costes NRE
Costes de wafer
Costes de testeo
Costes de empaquetado
Tiempo de Comercialización
Tiempo de diseño
Tiempo de producción
Seguridad de diseño
Figura 2-2 Los tres parámetro para evaluar un ASIC
Inmunidad al
ruido de Baja-Media Alta Alta Alta Alta
conmutación
Inmunidad al
Baja-Media Media Media-Alta 1 Media
latch-up
Coste de
Bajo Medio-Alto Medio-Alto Alto Medio-Alto
Producción
Integración Alta Alta Baja-Media Baja Todavía baja
Loaded Output
Baja-Media Alta Alta Baja Alta
Drive
Complejidad
del Proceso Baja Alta Media Baja Media-Alta
Disponibilidad
Alta Baja-Media Media Baja Muy baja
de fuente
Tabla 2-1 Alternativas de tecnologías de fabricación de ASICs.
3. OSCILADOR
Un varactor es parte esencial de un oscilador. Un oscilador es un generador
de frecuencia. La señal que emite suele ser de forma sinusoidal del tipo:
1
(3.2)
LC
En este tipo de osciladores basta con alterar uno de los dos valores, el de la
inductancia o el de la capacidad para variar la frecuencia de resonancia. Cuando
se pretende integrar un VCO el parámetro que se hace variable es la capacidad
debido a la dificultad que entraña el diseño de una inductancia variable.
Estudio y diseño de varactores de unión PN en tecnología CMOS para RF 13
1
(3.3)
LC
Rp
L w
2
(3.4)
RL
1
Reff RL RC (3.5)
R p C
2
1
Rm (3.6)
Reff C
2
1
QC (3.8)
ωC RC
Estudio y diseño de varactores de unión PN en tecnología CMOS para RF 15
1 1 1 L
QT (3.9)
QT QL QC RL 2 C RC L
4. VARACTORES
Un varactor es una capacidad variable controlada por tensión, y es un
elemento muy utilizado en osciladores controlados por tensión (VCOs) para la
sintonización de señales de distinta frecuencia. En este capítulo se va a explicar
el funcionamiento del varactor de unión pn. Antes de entrar en ello, se
comentarán las características que debe tener un elemento de este tipo.
1
Energía almacenada
Q C
1
(4.1)
RC CRC Energía perdida
400
300
200
100
0
0 1 2 3 4 5
Tensión inversa de polarización (V)
Este varactor usa el óxido de puerta como dieléctrico con lo que se obtiene
capacidades hasta casi tres veces más elevada que la de un varactor pn con la
misma área.
Figura 4-2 Capacidad total entre la puerta y el sustrato en función de la tensión fuente-drenador.
Generalmente los varactores PMOS se usan poco debido a que los factores
de calidad que presentan son inferiores a sus homólogos NMOS. Esto es debido
principalmente a que sus portadores mayoritarios (huecos) poseen una menor
movilidad que los portadores mayoritarios de los NMOS (electrones)2.
2
Los electrones tienen aproximadamente una movilidad 2.8 veces superior a la de los huecos.
Estudio y diseño de varactores de unión PN en tecnología CMOS para RF 22
2) Una capacidad metal a metal para obtener una respuesta bastante lineal.
Desafortunadamente, la capacidad entre el contacto inferior del varactor y el
sustrato suele ser grande (por encima de un 30 % de la capacidad total).
El concepto de hueco es similar al concepto de electrón. Los huecos tienen la
misma masa y carga que los electrones, pero de signo opuesto. El hueco es aquel lugar
vacío que ha dejado un electrón que ha abandonado su posición en la red.
Estudio y diseño de varactores de unión PN en tecnología CMOS para RF 25
4.3.1.3. La unión PN
Supóngase un monocristal de silicio puro, que se divide en dos zonas con
una frontera definida por un plano. Una de las zonas se dopa con impurezas del
tipo p y la otra con impurezas del tipo n. En cada una de las zonas la carga total
es neutra, pues como se ha dicho antes, por cada electrón libre existe un ión
positivo y por cada hueco libre un ión negativo, de modo que las cargas se
anulan.
Los huecos y los electrones se conocen como portadores de carga, de modo que
en una zona n o n+, los portadores mayoritarios son los electrones, mientras que en una
zona p o p+, lo son los huecos.
Los electrones libres ocupan los huecos libres, de modo que ambos dejan de ser
portadores libres, y se anulan sus cargas.
Estudio y diseño de varactores de unión PN en tecnología CMOS para RF 27
A
C (4.3)
d
Figura 4-16 Disminución de la resistencia por la conexión en paralelo de una placa metálica.
Por otro lado, la zona n entre las difusiones n+ y p+ deberá ser la mínima
posible, pues cuanto menor sea menor será la resistencia del varactor. La longitud
de la zona de deplección nos limitará esta distancia mínima entre las dos
difusiones, la cual se puede calcular a partir de la expresión (4.4), que
corresponde a la máxima longitud de la zona de deplección (máxima tensión
inversa aplicada):
2 s N A N D
L o VR (4.4)
q N AND
Al aplicar una tensión alterna entre los contactos del varactor, aparecen unos
campos eléctricos, los cuales son los causantes de las pérdidas óhmicas en el
varactor, y de la aparición de algunas capacidades parásitas o no deseadas.
Estudio y diseño de varactores de unión PN en tecnología CMOS para RF 32
l
R (4.5)
A
Donde es la resistividad del metal, A es el espesor de la capa de
contacto y l es la distancia entre el punto de aplicación de la tensión en la capa y
la posición de la vía, tal y como se ve en la figura 4-18:
Figura 4-20 (a) Figura de referencia y (b) circuito equivalente para el cálculo de líneas de transmisión
N R w/ L
Z in s (4.6)
jCw 3N
Por otro lado está la zona de deplección. Su resistencia viene dada por la
expresión (4.7):
l
RZona de deplección (4.7)
A
1
(4.8)
q n nn q p n p
Donde:
Donde se puede ver que la expresión de la capacidad está formado por dos
factores: uno que depende del área y otro que depende del perímetro. CU es el
factor de capacidad unión-área, MJ es el coeficiente de escalado, PU el potencial
en la unión, y CUSW, MJSW y PUSW son el factor de capacidad de unión-área,
coeficiente de escalado y potencial de unión del perímetro respectivamente.
Capacidad Vs Polarización
Capacidad (pF)
1,60
1,40
1,20
1,00
0,80
0,60
0 1 2 3 4 5
Tensión (V)
1
Q (4.10)
2fCRC
5. CÁLCULO DE RESISTIVIDADES
Uno de los principales problemas a la hora de diseñar un varactor es el
cálculo de su resistencia para determinar su factor de calidad Q3. La dificultad
consiste en que no existe ningún modelo universalmente aceptado que muestre el
comportamiento de la resistencia de un diodo integrado polarizado en inversa. En
la práctica modelos basados en resistividades homogéneas en geometrías
definidas4 como primera aproximación han resultado ineficientes, ya que se
obtienen resultados teóricos muy inferiores a las medidas realizadas directamente
sobre la oblea una vez fabricada. Esta desproporción puede llegar a ser de un
orden de magnitud.
3
Este problema también se encuentra en otros tipos de dispositivos microeletrónicos.
4
Por ejemplo: suponer una resistividad media para los distintos pozos y suponer estos como si fueran cubos.
Estudio y diseño de varactores de unión PN en tecnología CMOS para RF 41
5
Muchos de los datos de fabricación del proceso real (por ejemplo: la creación del pozo n) son
confidenciales. En este proyecto está descrito como si fuera una difusión (así parece entreverse de las
especificaciones de los fabricantes), aunque podría realizarse perfectamente mediante implantaciones iónicas.
También se ha realizado alguna simulación en este último caso no incluida en presente proyecto por falta de
tiempo.
Estudio y diseño de varactores de unión PN en tecnología CMOS para RF 42
Las máscaras son ventanas que se abren sobre la capa de óxido para
determinar la geometría de difusiones en la superficie de la oblea. Como las
difusiones no atraviesan el óxido, éste sirve de aislante.
Una vez realizados todos los procesos se elimina el óxido residual mediante
un proceso físico o químico.
Estudio y diseño de varactores de unión PN en tecnología CMOS para RF 43
Figura 5-4 SSUPREM3 realiza las simulaciones a lo largo de una línea (1D)
6
Existen múltiples herramientas como ATHENA (simulador de procesos de fabricación 2D), ATLAS
(simulador de dispositivos) o SSUPREM3 (simulador de procesos de fabricación 1D).
Estudio y diseño de varactores de unión PN en tecnología CMOS para RF 44
La figura 5-5 representa una ventana que está dividida en dos regiones
principales: la región superior, donde se introduce el texto que contendrá los
comando de entrada del simulador, y la inferior denominada tty (scrolling teletype)
que muestra la ejecución de las intrucciones del simulador y sus operaciones,
junto con los resultados de la misma.
Estudio y diseño de varactores de unión PN en tecnología CMOS para RF 45
Lo primero que hay que hacer para comenzar una simulación es definir las
condiciones del sustrato (figura 5-7) de la oblea donde van a ir todas y cada una
de las capas y procesos que se van a realizar. Esto se realiza mediante la
instrucción Commands->Initialize .
Una vez obtenido el pozo n el siguiente paso es hacer dos nuevas difusiones
una n+ y otra p+. Debido a que el simulador únicamente trabaja en una dimensión
se tienen que hacer simulaciones por separado para la difusión de n + y p+. A
Estudio y diseño de varactores de unión PN en tecnología CMOS para RF 47
Figura 5-10 Ventana de Extract. Calcula la resistencia de hoja media en una capa
Estudio y diseño de varactores de unión PN en tecnología CMOS para RF 48
Datos de partida:
Variables a controlar:
Para el resto de variables se han tomado los valores que introduce por
defecto el simulador SSUPREM3.
Para abrir una ventana hay que atacar el óxido de silicio que se ha creado
en la distribución para eliminarlo. Mediante un proceso fotolitográfico o de lift-off
se abre la ventana para realizar una difusión p +. Según la figura 5-14 la
profundidad del pozo n es ligeramente superior a 2.5m ya que todavía faltan
procesos y oxidaciones que mermaran el espesor de la oblea.
Figura 5-14 Concentración de impurezas en la red de silicio tras la eliminación del óxido
Estudio y diseño de varactores de unión PN en tecnología CMOS para RF 53
En la figura 5-15 se amplía la vista en zoom para poder ver con más detalle
lo que ocurre en la superficie de la oblea de silicio. Hay que tener en cuenta que
la profundidad requerida del pozo p+ es 0.2 m, un orden de magnitud inferior a la
del pozo n.
Los tiempos aplicados en este caso son muy cortos debido a la escasa
profundidad del pozo. Por el dopado neto se observa en la figura 5-16 que se ha
logrado la profundidad requerida (0.2 m) aunque con una pequeña capa de óxido
casi despreciable.
Figura 5-17 Concentración de impurezas en la red de silicio tras la eliminación del óxido
Figura 5-18 Zonas límte de concentración de impurezas. a) zona P+-N b) zona N-P
Estudio y diseño de varactores de unión PN en tecnología CMOS para RF 57
5.2.6. ZONA N+
6.1. INTRODUCCIÓN
Se ha realizado un programa para el cálculo de la distribución de tensiones,
las corrientes y el valor de la resistencia entre terminales.
Definición e inicialización.
Cálculo de corrientes.
Cálculo de la resistencia.
6.3.1. 'KTE.ABT':
6.3.2. 'VKTE.ABT'
6.3.3. 'MAOHM.ABT'
fijado de antemano y muy pequeño que por lo general será menor que 10e-507.
De todas formas, como en el varactor no hay ningún elemento superconductor, no
habrá necesidad de introducir valores de resistividad exageradamente cercanos a
0. Algo parecido ocurre cuando se quiere introducir un aislante perfecto ya que el
programa tampoco acepta un valor de resistividad infinito. Sin embargo esto
tampoco es ningún problema, ya que basta con introducir un valor finito lo
suficientemente grande para que el comportamiento sea aislante.
El primer paso que hay que dar para aplicar un método numérico es
transformar el problema continuo en uno discreto mediante la construcción de una
malla (figura 6-1) (de acuerdo con las coordenadas elegidas). Entonces se puede
decir que:
7
No se escriben unidades porque quien introduzca los datos decidirá que unidades utilizar. El problema no es
de unidades sino de magnitudes.
Estudio y diseño de varactores de unión PN en tecnología CMOS para RF 61
V V V1
2
x 0 2 x
V V V4
3
y 0 2 y
V2 V0 V0 V1
2V
2 x x V1 V2 V0
x x x 2
V3 V0 V0 V4
V
2
y y V V4 V0
2 3
y y y 2 Figura 6-1 Construcción de un mallado
2V 2V V V2 V3 V4 4V0
2 2 1 0 (6.1)
x 0 y 0 Δ2
O lo que es lo mismo:
V1 V2 V3 V4
V0 (6.2)
4
Es muy importante tener en cuenta que la formula (6.2) es válida sólo para el
caso de un material homogéneo.
Se debe rastrear todo el mallado respetando los puntos que tienen una
tensión definida como constante. La operación de rastreo del mallado debe
efectuarse una y otra vez. Todos los valores se reajustan en cada rastreo o
iteración y llega un momento en el que la variación de estos valores es
prácticamente nula. En ese momento puede decirse que el mallado se ha
estabilizado y esos valores son los correspondientes a la distribución de
tensiones.
Es muy interesante variar la dirección del rastreo en cada iteración para que
no aparezca ningún efecto debido al algoritmo, es decir, si el primer rastreo se
efectúa de arriba a abajo y de izquierda a derecha, los valores de los puntos
superiores se calculan antes de haber calculado los inferiores y los izquierdos
antes de haber calculado los derechos, por lo que para anular este efecto que
distorsiona las medidas reales es conveniente que el siguiente rastreo sea de
abajo hacia arriba y de derecha a izquierda. De esta manera a un menor número
de iteraciones, aunque todavía no se haya llegado a los resultados finales la
distribución obtenida se asemeja más a la distribución real.
ponderación será la relación de resistencia de cada punto azul con el rojo tal y
como se muestra en la figura 6-4:
6.5.1. 'VABT.EXE':
Es el programa que inicia los cálculos. Lee los cuatro ficheros '*.abt' de
inicialización, efectúa una sola iteración y guarda los resultados obtenidos en esa
iteración. Se supone que una iteración es rastrear dos veces el mallado uno en un
sentido y otro en sentido contrario, lo cual, como se ha citado anteriormente anula
los efectos de la orientación del rastreo.
6.5.2. 'VJAR.EXE':
Una vez que se ejecuta, se crea una variable en Matlab llamada 'VMAP' que
es la matriz que contiene la distribución de tensiones. Aunque 'Vjar.exe' sólo
escribe en 'M1.m' al llegar al final del programa, no hace lo mismo con 'Vzar.abt',
ya que además de guardarlo al final lo va actualizando cada cierto número de
iteraciones con el fin no perder los valores parciales si por algún motivo externo al
funcionamiento normal del programa, este se corta y no llega a su fin. Al guardar
los valores parciales, puede ejecutarse de nuevo y el programa no comenzará
desde la primera iteración sino que partirá de los últimos resultados parciales
guardados. El número de iteración también se conserva ya que el fichero
'Ajus.abt', también se actualiza.
Existe otro fichero llamado „Vbixi.exe’. Este fichero realiza la misma función
que „Vjar.exe‟, pero no analiza las variaciones que se producen en el mallado
entre dos iteraciones sucesivas. Por este motivo, „Vbixi.exe‟ es algo más rápido
que „Vjar.exe‟, pero al trabajar sin tener conocimiento de la variación del mallado,
es conveniente utilizarlo alternándolo con „Vjar.exe‟. Si se conoce de antemano el
número aproximado de iteraciones que deben realizarse, es suficiente con
ejecutar „Vbixi.exe‟, y el empleo de „Vjar.exe‟ puede servir para saber si la malla
se ha estabilizado.
6.5.3. 'VFIN.EXE':
genera. 'Vfin.exe' genera el fichero 'M1.m' para lo cual abre el fichero 'Vjar.abt'
obteniendo así la última actualización efectuada por 'Vjar.exe'.
Datos_inic.m
Vjar.abt M1.m
Los nombres de los ficheros de C en 3D son los mismos que los de 2D más
la terminación „3d‟, por lo que „Vabt.exe‟ pasa a ser „Vabt3d‟ y lo mismo pasa con
el resto de los programas de C. Los ficheros de extensión „.abt‟ siguen la misma
regla por lo que también se les añade un „3d‟ al final del nombre que tenían en el
caso de 2 dimensiones.
Para medir las corrientes de entrada y de salida, se mide la tensión entre los
puntos extremos de los terminales y los puntos que son inmediatamente próximos
a esto, que pertenecen al varactor y que no han sido fijados a un potencial
constante.
Va Vx Vb V y V Vz
I I1 I 2 I 3 2 2 2 c (6.4)
Ra Rx Rb R y Rc Rz
Vbias
Requiv (6.5)
I
Hay que tener en cuenta que la polarización del varactor es muy importante
para obtener unos valores correctos de resistencia. Si las dos tensiones tienen
distinto signo y la del bulk está conectado a tierra, las fugas se producirán en los
dos terminales. Si uno de los terminales se conecta a tierra, no habrá fugas desde
este punto hacia el bulk, ya que los dos puntos son equipotenciales.
6.9. EJEMPLOS
Antes de comenzar a estudiar los casos reales de varactores, se analizarán
unas estructuras más sencillas en las que se pueda determinar si el programa
funciona de forma coherente.
El primer caso es una estructura que tiene una entrada de corriente y dos
salidas siendo el resto del contorno de una resistencia muy elevada. Se trata de
comprobar que prácticamente no hay fugas de corriente. La distribución de la
resistividad del sistema que se va a analizar es la que aparece en la figura 6-12.
Una vez de efectuar los cálculos se ha obtenido que las corrientes siguen la
siguiente distribución.
L
R ρ (6.6)
be
Vcc 5V
L 30mm
b 8mm
e 1mm
ρ 10Ωmm
Como en este caso se está trabajando con una simulación en 2D, el espesor
de la placa no se tiene en cuenta por lo que en los cálculos siguientes no
aparecerá en la fórmula. Para que las unidades cuadren, debe tomarse la
resistividad en ohmios, por lo que:
L
R ρ (6.7)
b
Estudio y diseño de varactores de unión PN en tecnología CMOS para RF 77
Siendo:
Vcc 5V
L 30mm
b 8mm
ρ 10Ω
L 30 75
R ρ 10 37.5Ω (6.8)
b 8 2
h1 h L ( h1 h 2 )
R R1 R 2 R 3 ρ ρ 2 ρ (6.9)
b c b
L 30mm
h 1 15mm
h 2 5mm
b 8mm
c 2mm
Vcc 5V
ρ 10Ω
15 5 10
R 10 101.875 2.5 1.25 56.25Ω (6.10)
8 2 8
7. SIMULACIÓN DE LAYOUTS
El objetivo de las simulaciones es poder comprobar el funcionamiento de un
varactor mediante modelos antes de enviarlo a fabricar. Se pueden simular
distintas configuraciones con diferentes características físicas y dimensionales
para finalmente compararlas con las medidas reales obtenidas del dispositivo
fabricado. De esta manera se puede tener un criterio válido para determinar
cuáles son las suposiciones y modelos que más se acercan al comportamiento
final del varactor. El propósito del diseñador es el del cumplimiento de las
especificaciones marcadas junto con un buen factor de calidad Q y una relación
Cmax/Cmin lo mayor posible.
La tecnología CUQ CMOS de 0.6 m esta pensada para trabajar entre 2.5
y 5.5 V. El SUSTRATO es de tipo P. Dispone de dos niveles de metalización y
dos niveles de polisilicio. Permite la opción de polisilicio altamente resistivo.
Además se pueden destacar las siguientes características:
Alta calidad del óxido de gate
Tensión de ruptura > 8 MV/cm
Excelente inmunidad hot electron
Dispersión pequeña de componentes activos y pasivos
Capacidades de alta precisión (error de linelidad < 200 ppm a 5V)
Contactos de baja resistencia
Estudio y diseño de varactores de unión PN en tecnología CMOS para RF 82
Se abre una ventana tipo CAD (figura 7-3) donde de diseña el varactor
siguiendo las reglas de diseño proporcionadas por AMS para la tecnología
escogida.
Figura 7-4 Ventana icfb. Muestra todas las salidas del programa
Los rectángulos marrones con centro rojo son difusiones n + cuyo objetivo es
disminuir la resistencia de la difusión. Los grises con centro azul son las
difusiones p+ en cuyo perímetro se produce las uniones pn (en este caso la
difusión n está representada por el fondo negro) Se puede ver como estas
uniónes pn vienen representadas por diodos. También se puede ver el área y el
perímetro de cada difusión p+. Las bandas grises en diagonal son pistas de metal
que unen los distintos elementos.
Una vez dentro se puede diseñar el dibujo (figura 7-8) que se desee siempre
que el número de entradas-salidas y sus nombres coincidan con los que hemos
diseñado en el layout.
Para que funcione correctamente, la fuente de entrada del circuito debe ser
una fuente de tipo port (psin). Esta fuente tiene una resistencia en serie que actúa
como impedancia de la fuente, de forma que los cálculos se verán influenciados
por el valor de esta resistencia. El valor típico es de 50. En la salida se debe
colocar en vez de una carga, un port con el valor de resistencia equivalente a la
carga deseada. El resto de los valores del port de salida no se deben rellenar.
a esta distancia (ver capítulo 8.1) siempre habrá un espacio ocupado por
silicio poco dopado (y por tanto poco conductivo) que a la larga será el
que determine la resistencia total del dispositivo y por tanto el factor de
calidad.
7.3. LAYOUTS
Para la posterior comprensión de los diseños de los layouts es necesario
anticipar cuáles son las formas, reglas y el código de colores usado, y que se
necesitan para la comprensión de los planos en dos dimensiones.
Estándar
Islas
Doble entrada
A
Interdigit B
Estándar
Híbrido
Configuraciones de Layouts Doble Metal
Estándar
Islotec Doble Metal
Doble Entrada
p
Matriz
n
Estudio y diseño de varactores de unión PN en tecnología CMOS para RF 95
Capacidad Vs Tensión
1,65
Capacidad (pF)
1,45
1,25
1,05
0,85
0,65
0 1 2 3 4 5
Tensión de cátodo (V)
Figura 7-16 Capacidad del layout ISLAS
CMAX CMIN
Tuning Dimensiones Área de silicio
(0 Voltios) (5 Voltios)
-3 2
1.545 pF 0.6962 pF 2.219 73.3m x77.3m 5.66x10 mm
Capacidad Vs Tensión
1,60
Capacidad (pF)
1,40
1,20
1,00
0,80
0,60
0 1 2 3 4 5
Tensión de cátodo (V)
Figura 7-19 Capacidad del layout ISLAS DOBLE ENTRADA
CMAX CMIN
Tuning Dimensiones Área de silicio
(0 Voltios) (5 Voltios)
-3 2
1.558 pF 0.710 pF 2.195 73.8m x77.3m 5.7x10 mm
Capacidad vs Polarización
1,7
1,5
Caparidad (pF)
1,3
1,1
0,9
0,7
0,5
0 1 2 3 4 5
Tensión (V)
CMAX CMIN
Tuning Dimensiones Área de silicio
(0 Voltios) (5 Voltios)
-3 2
1.61pF 0.60 pF 2.69 77,6m x 46,6m 3,63x10 mm
Capacidad vs Polarización
1,7
1,5
Caparidad (pF)
1,3
1,1
0,9
0,7
0,5
0 1 2 3 4 5
Tensión (V)
CMAX CMIN
Tuning Dimensiones Área de silicio
(0 Voltios) (5 Voltios)
-3 2
1.610 pF 0.570 pF 2.78 78,4 m x46,6 m 3,62x10 mm
Capacidad Vs Tensión
1,65
Capacidad (pF)
1,45
1,25
1,05
0,85
0,65
0 1 2 3 4 5
Tensión de cátodo (V)
Figura 7-28 Capacidad del layout HÍBRIDA
CMAX CMIN
Tuning Dimensiones Área de silicio
(0 Voltios) (5 Voltios)
-3 2
1.575 pF 0.657 pF 2.396 74.5m x72.8m 5.42x10 mm
Capacidad Vs Tensión
1,65
Capacidad (pF)
1,45
1,25
1,05
0,85
0,65
0 1 2 3 4 5
Tensión de cátodo (V)
Figura 7-31 Capacidad del layout HÍBRIDA DOBLE METAL
CMAX CMIN
Tuning Dimensiones Área de silicio
(0 Voltios) (5 Voltios)
-3 2
1.577 pF 0.690 pF 2.248 75.1m x73.3m 5.5x10 mm
Capacidad Vs Tensión
1,65
Capacidad (pF)
1,45
1,25
1,05
0,85
0,65
0 1 2 3 4 5
Tensión de cátodo (V)
Figura 7-34 Capacidad del layout ISLOTE
CMAX CMIN
Tuning Dimensiones Área de silicio
(0 Voltios) (5 Voltios)
-3 2
1.551 pF 0.665 pF 2.329 77.3m x 48.4m 3.74x10 mm
Capacidad Vs Tensión
1,65
Capacidad (pF)
1,45
1,25
1,05
0,85
0,65
0 1 2 3 4 5
Tensión de cátodo (V)
Figura 7-37 Capacidad del layout ISLOTE DOBLE METAL
CMAX CMIN
Tuning Dimensiones Área de silicio
(0 Voltios) (5 Voltios)
-3 2
1.659 pF 0.774 pF 2.143 77.3m x48.6m 3.75x10 mm
Capacidad Vs Tensión
1,65
Capacidad (pF)
1,45
1,25
1,05
0,85
0,65
0 1 2 3 4 5
Tensión de cátodo (V)
Figura 7-40 Capacidad layout ISLOTE DOBLE ENTRADA
CMAX CMIN
Tuning Dimensiones Área de silicio
(0 Voltios) (5 Voltios)
-3 2
1.598 pF 0.712 pF 2.243 77.3m x 50.6m 3.91x10 mm
Capacidad Vs Tensión
1,60
Capacidad (pF)
1,40
1,20
1,00
0,80
0,60
0 1 2 3 4 5
Tensión de cátodo (V)
Figura 7-43 Capacidad del layout MATRIZ
CMAX CMIN
Tuning Dimensiones Área de silicio
(0 Voltios) (5 Voltios)
-3 2
1.648 pF 0.764 pF 2.156 69.4m x 44.3m 3.07x10 mm
Capacidad Vs Tensión
Capacidad (pF)
1,80
1,60
1,40
1,20
1,00
0,80
0 1 2 3 4 5
Tensión de cátodo (V)
CMAX CMIN
Tuning Dimensiones Área de silicio
(0 Voltios) (5 Voltios)
-3 2
1.629 pF 0.803 pF 2.029 64.3m x 78m 5x10 mm
Islas doble
1.558 pF 0.710 pF 2.195 73.8x77.3 5.70
entrada
Híbrida doble
1.577 pF 0.690 pF 2.248 75.1x73.3 5.50
metal
Islote doble
1.659 pF 0.774 pF 2.143 77.3x48.6 3.75
metal
Islote doble
1.598 pF 0.712 pF 2.243 77.3x 50.6 3.91
entrada
RT R p Rn Rn (8.1)
donde:
n 1275 cm 2 V s
p 450 cm 2 V s
n n 5 10 5 atm cm 3
n p 1.41 1015 atm cm 3
q 1.6 10 19 C
Así, el resultado que se obtiene es la figura 8-2, donde las paredes aisladas
aparecen con un color marrón:
Estudio y diseño de varactores de unión PN en tecnología CMOS para RF 121
ε 0 8.85 10 14 F cm
ε Si 11.7
q 1.6 10 19
3
N a 1 10 atm cm L 1.24μm
20
N d 5 1015 atm cm 3
VR 5 V
Φ 0 0.93 V
Es decir, que la zona de deplección máxima ocupa todo el espacio entre las
difusiones. Así los cálculos de la resistencia están hechos para la situación en la
que la anchura de la zona de deplección es máxima, es decir, para la situación en
la que la resistencia total sea máxima, con tensión inversa aplicada máxima y
capacidad mínima.
Estudio y diseño de varactores de unión PN en tecnología CMOS para RF 122
RT 6.9 K
2
V V
2
Gradiente Grad 2
Grad
2
(8.3)
x y
x y
Como se puede apreciar en esta figura, los valores máximos del gradiente
se encuentran entre las dos difusiones, y a medida que nos alejamos de ese
centro, el valor del gradiente disminuye. Este gradiente de tensión se aprecia
mejor a modo de curvas isogradiente (figura 8-8):
Figura 8-11 Deformación de la zona de deplección debido al elevado valor del gradiente en la esquina
Los valores de los gradientes en las dos direcciones se presentan en las dos
figuras siguientes (8-13):
Estudio y diseño de varactores de unión PN en tecnología CMOS para RF 129
Figura 8-15 Zona de deplección definida según el gradiente en las dos direcciones
Figura 8-16 Distribución de tensión en el varactor con zona de deplección según el gradiente en las dos
direcciones
RT 7.3 K
Figura 8-17 Distribución de corrientes en el varactor con zona de deplección dependiente de las dos
direcciones
Figura 8-18 Distribución de corrientes en el varactor con zona de deplección dependiente de las dos
direcciones
Estudio y diseño de varactores de unión PN en tecnología CMOS para RF 133
RT 6 K
R 3.1679 K
Configuración ISLAS
Configuración INTERDIGIT A
Configuración INTERDIGIT B
Para simular un perfil en 3D, primero hay que crearlo en MATLAB. Como
MATLAB trabaja con matrices, se crea un mallado del perfil requerido (de
distancia dt entre posiciones) y se inserta cada zona en la posición
correspondiente de la matriz. En dicha matriz hay que introducir la resistencia de
un cubo del perfil representada en un punto. En el anexo se muestran los códigos
de los perfiles realizados.
RSIM=911.5
11
1 1 1 2R
R T ancho (9.2)
RT 1 Rancho 2 Rancho 23
2 RSIM / 11 2 RSIM
RT (9.3)
23 253
La figura 9-6 muestra un detalle del perfil, mostrando cómo se mueven las
corrientes.
RSIM=33.36
Así, con la expresión (9.4) se obtiene que la resistencia total de este perfil
es RT 4.8 .
La figura 9-14 muestra un detalle del perfil, mostrando cómo se mueven las
corrientes.
RSIM=17.64
La figura 9-23 muestra un detalle del perfil, mostrando cómo se mueven las
corrientes.
RSIM=27.2
Estudio y diseño de varactores de unión PN en tecnología CMOS para RF 153
Las figuras 9-31 y 9-32 muestran un detalle del perfil, mostrando cómo se
mueven las corrientes en diversas zonas del perfil. (Cuanto mayor sea la flecha
mayor será la corriente)
Estudio y diseño de varactores de unión PN en tecnología CMOS para RF 154
Se obtiene que RT1 5 .y RT2 7.7. Por lo dicho al inicio en los apartados
9.3 y 9.3.1, es un caso más real el CASO 2. Pero por problemas de redondeos,
puede que se haya calculado una resistencia mayor que la que en realidad tiene.
Por los resultados obtenidos,se ve que la resistencia total de este perfil estará
entre 5 y 8, pero más concretamente cerca del 7 (por lo expuesto con
anterioridad).
RSIM=2.54
10.1. AMORTIZACIONES
El trabajo se ha llevado a cabo en dos workstation SUN Ultra 1 modelo 140
con procesador ultra-Sparc a 167 MHz, 128 Mb de memoria RAM, 2 Gb de disco
duro y monitor color 20" LC.
Además se han utilizado tres PCs con procesador Pentium Pro a 200 MHz,
64 Mb de RAM, 3 Gb de disco duro, tres monitores color de 17", una impresora
HP Laserjet compartida por las nueve estaciones de trabajo y una UPS NGS
online de 7.5 kVA que alimenta a las estaciones de trabajo y al servidor.
Periodo de amortización Amortización mensual
Concepto Precio (ptas) Unidades de uso
(años) (ptas)
Workstation 1.385.000 2 5 46.167
Servidor 2.500.000 2/9 5 9.259
Impresora 40.000 2/9 5 148
PC 300.000 3 5 15.000
UPS 840.000 2/10 5 2.800
TOTAL 73.374 ptas/mes
Tabla 10-1 Costes de amortización
10.7. FABRICACIÓN
El coste de fabricación se determina por el área ocupada en la oblea de
silicio. El precio de un mm2 en el proceso CMOS CXE de AMS es
aproximadamente de 28.875 ptas y la mínima área que se debe ocupar es de 5
mm2.
2
Concepto Precio (ptas) Unidades (mm ) Precio (ptas)
2
mm de oblea 28.875 5 144.375
TOTAL 144.375 ptas
Tabla 10-7 Coste de fabricación
11. CONCLUSIONES
Después de haber estudiado cada caso por separado, se presentan los
resultados obtenidos, para concluir cuál es la configuración óptima para el diseño
del varactor. Esta comparación se ha realizado según distintos puntos de vista:
factor de calidad, tuning y área de silicio ocupada.
En las tablas 11-1 y 11-2 se presentan el factor de calidad (Q), tuning y área
de silicio ocupada de los diseños simulados. La variable que más restringe el
factor de calidad es la resistencia del varactor, por lo que los cálculos se han
realizado en la situación más desfavorable. La resistencia aumenta con la tensión
aplicada, porque la tamaño de la zona de deplección también aumenta.
1
Q (11.1)
2Πf C R
8
Medida directamente sobre la oblea, sin encapsulado.
Estudio y diseño de varactores de unión PN en tecnología CMOS para RF 164
13. BIBLIOGRAFÍA
Se ha considerado conveniente dividir la bibliografía en tres partes. Una
primera en la que aparecen los libros consultados, una segunda donde aparecen
las direcciones de internet que se han usado para recopilar información y por
último los artículos consultados.
13.3. ARTÍCULOS
1.-Castello R., Svelto F., Erratico P. Manzini S.; “A metal-oxide-semiconductor
varactor”; IEEE Electron Devices Letters; Vol 20 Nº4; Abril 1999; Pag. 164-
166.
2.- Kral A; “A 2.4 GHz CMOS frequency synthesiser”; Integrated & Systems
Laboratory UCLA; Marzo 1998.
3.- Meyer R.; “A 2.4 GHz silicon bipolar oscillator with integrated resonator”; IEEE
Journal of Solid State Circuits; Vol 31, Nº 2, Febrero 1996.
5.- Foty D.; “MOSFET modeling with Spice”; Prentice-Hall International; 1997.
6.- Tsividis Y.; “Operation and modelling of the MOS transistor”; McGraw-Hill;
1987.