UNIVERSIDADE DE BRASLIA DEPARTAMENTO DE CINCIA DA COMPUTAO CIRCUITOS DIGITAIS

Experimento 03

Objetivos
O objetivo deste experimento introduzir o mapa de Karnaugh e mostrar sua importncia para a simplificao de funes booleanas. Como exemplo, ser analisado o circuito de deciso de maioria. Nesta funo, a sada 1 somente se a maioria das entradas for 1.

Materiais
Painel digital; Protoboard; Fios conectores; Portas AND (Cdigo 74LS08); Portas NAND (Cdigo 74LS00); Portas NAND (Cdigo 74LS20); Porta NAND (Cdigo 74LS30); Portas OR (Cdigo 74LS32).

Introduo
O mapa de Karnaugh utilizado para simplificar expresses booleanas com o objetivo de gerar um circuito com configuraes mnimas. Ele mais utilizado para funes que tm de uma a cinco variveis, j que, para funes com o nmero de variveis maior que esse, o mtodo pode se tornar complicado e de difcil visualizao. Minitermos, maxitermos e mapa de Karnaugh Qualquer funo booleana pode ser escrita como uma soma de produtos ou um produto de somas. Para situaes em que a sada de uma funo 1, as funes so escritas como uma soma de produtos que apresentam todas as variveis envolvidas, tambm conhecida como soma de minitermos. Para situaes em que a sada 0, podemos escrever a funo como um produto de somas que apresentam todas as variveis, tambm conhecida como produto de maxitermos. Para ser possvel minimizar as expresses, monta-se uma tabela em que cada clula se difere da vizinha por um bit e adiciona o valor 1 nos campos correspondentes sada 1 da funo. A essa tabela d-se o nome de mapa de Karnaugh. Na figura abaixo, utilizado um mapa de Karnaugh para duas, trs e quatro variveis.

Para minimizar a funo , observamos que a sada ser 1 para os valores de entrada 0100, 0101, 0010, 0011, 1010 e 1011. Logo, plotamos o valor 1 nos lugares correspondentes a essas entradas.

Para obtermos a funo minimizada, observamos clulas que podem ser agrupadas em grupos de elementos que diferem em um bit, sempre agrupando o nmero mximo de elementos possveis. Neste exemplo, podemos agrupar os valores , . Podemos omitir os bits vizinhos que se diferem, j que Desta forma, a funo mnima ser Para utilizar os maxitermos no mapa de Karnaugh, basta plotar no mapa o valor 0 nos locais em que a sada da funo 0, agrupar as clulas e escrever a funo como um produto de somas, tomando o cuidado de escrever a varivel como quando for equivalente a 0 e quando for equivalente a 1. Como possvel escrever a mesma funo utilizando minitermos ou maxitermos, uma das expresses pode ser mais complexa que a outra. Para determinar a funo mnima, desenhamos os circuitos equivalentes soma de produtos e ao produto de somas. O circuito que apresentar o menor nmero de entradas de portas lgicas ser equivalente funo que representar a funo mnima.

Procedimentos
O experimento foi dividido em trs partes. Na primeira parte montamos um circuito de deciso de maioria com quatro entradas (um circuito que s gera uma sada 1, se e somente se, a maioria das quatro entradas for 1) na protoboard ligando quatro chaves de posio conforme a figura abaixo em portas AND (74LS08) e OR (74LS32) e a sada do circuito em um diodo emissor de luz.

Usamos as chaves de posio para controlar as entradas da porta, fazendo a seguinte combinao: 1) as quatros chaves desligadas; 2) as chaves A, B e C desligadas e a chave D ligada; 3) as chaves A, B e D desligadas e a chave C ligada; 4) as chaves A e B desligadas e as chaves C e D ligadas; 5) a chave B ligada e as chaves A, C e D desligadas; 6) as chaves B e D ligadas e as chaves A e C desligadas; 7) as chaves B e C ligadas e as chaves A e D desligadas; 8) a chave A desligada e as chaves B, C e D ligadas; 9) a chave A ligada e as chaves B, C e D desligadas; 10) as chave A e D ligadas e as chaves B e C desligadas; 11) as chaves A e C ligadas e as chaves B e D desligadas; 12) a chave B desligada e as chaves A, C e D desligadas; 13) as chaves A e B ligadas e as chaves C e D desligadas; 14) a chave C desligada e as chaves A, B e D ligadas; 15) a chave D desligada e as chaves A, B e C ligadas; 16) as quatro chaves ligadas. Na segunda parte montamos um circuito relativamente oposto ao da primeira parte, montamos um circuito de deciso de minoria (a sada s ser 1, se e somente se, a maioria das entradas for igual a 0) na protoboard usando somente portas NAND conforme figura abaixo,

para produzir as expresses barradas foi utilizado portas NAND (74LS00) de duas entradas que no esto na figura, e a sada do circuito foi ligada um diodo emissor de luz.

Usamos as chaves de posio para controlar as entradas da porta, fazendo a seguinte combinao: 1) as quatros chaves desligadas; 2) as chaves A, B e C desligadas e a chave D ligada; 3) as chaves A, B e D desligadas e a chave C ligada; 4) as chaves A e B desligadas e as chaves C e D ligadas; 5) a chave B ligada e as chaves A, C e D desligadas; 6) as chaves B e D ligadas e as chaves A e C desligadas; 7) as chaves B e C ligadas e as chaves A e D desligadas; 8) a chave A desligada e as chaves B, C e D ligadas; 9) a chave A ligada e as chaves B, C e D desligadas; 10) as chave A e D ligadas e as chaves B e C desligadas; 11) as chaves A e C ligadas e as chaves B e D desligadas; 12) a chave B desligada e as chaves A, C e D desligadas; 13) as chaves A e B ligadas e as chaves C e D desligadas; 14) a chave C desligada e as chaves A, B e D ligadas; 15) a chave D desligada e as chaves A, B e C ligadas; 16) as quatro chaves ligadas. Na terceira parte montamos o maior circuito do experimento. Montamos um circuito de quatro entradas na protoboard em que a sua sada ser 1, se e somente se, o nmero de 1s e 0s nas quatro entradas forem iguais, utilizando somente portas NAND conforme figura abaixo, para produzir as expresses barradas foi utilizado portas NAND (74LS00) de duas entradas que no esto na figura, e a sada do circuito foi ligada um diodo emissor de luz.

Y3

Usamos as chaves de posio para controlar as entradas da porta, fazendo a seguinte combinao: 1) as quatros chaves desligadas; 2) as chaves A, B e C desligadas e a chave D ligada; 3) as chaves A, B e D desligadas e a chave C ligada; 4) as chaves A e B desligadas e as chaves C e D ligadas; 5) a chave B ligada e as chaves A, C e D desligadas; 6) as chaves B e D ligadas e as chaves A e C desligadas; 7) as chaves B e C ligadas e as chaves A e D desligadas; 8) a chave A desligada e as chaves B, C e D ligadas; 9) a chave A ligada e as chaves B, C e D desligadas; 10) as chave A e D ligadas e as chaves B e C desligadas; 11) as chaves A e C ligadas e as chaves B e D desligadas; 12) a chave B desligada e as chaves A, C e D desligadas; 13) as chaves A e B ligadas e as chaves C e D desligadas; 14) a chave C desligada e as chaves A, B e D ligadas; 15) a chave D desligada e as chaves A, B e C ligadas; 16) as quatro chaves ligadas.

Dados e Anlise de Dados

1 parte Nesta parte, foi montado o circuito de deciso de maioria com 4 entradas, em que a sada 1 somente se a maioria das entradas for 1. A funo do circuito dada por Simplificando-a pelo mapa de Karnaugh

obtemos:

A tabela-verdade obtida experimentalmente representada a seguir. Entradas 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Sada 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1

De fato, a tabela verdade obtida experimentalmente s tem os valores de sada 1 quando a maioria das entradas 1. Neste caso, isso ocorre quando o valor de trs variveis igual a 1.

2 Parte) Nesta parte do experimento devemos montar um circuito de deciso de minoria feito somente com portas NAND, o primeiro passo fazer o mapa de Karnaugh:

Analisando o mapa, obtemos a funo

Para mont-lo apenas com portas NAND, escrevemos:

Pelo teorema de De Morgan,

O circuito equivalente a esta funo pode ser visto abaixo.

A tabela-verdade desta funo apresentada a seguir. Entradas Sada

0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 1 1 0 0 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1 0 De fato, a tabela verdade obtida experimentalmente s tem os valores de sada 1 quando a minoria das entradas 1. Neste caso, isso ocorre quando o valor de trs variveis igual a 0.

3 parte) Nesta parte do experimento a primeira coisa que fizemos foi montar o mapa de Karnaugh da seguinte situao: um circuito em que a sada ser 1, se e somente se o nmero de 1s e de 0s nas quatro entradas forem iguais, utilizando somente portas NAND. Portanto temos:

Analisando o mapa obtemos a seguinte funo:

Para mont-lo apenas com portas NAND, escrevemos:

pelo teorema de De Morgan

O circuito equivalente a esta funo pode ser visto abaixo.

Y3

A tabela-verdade desta funo apresentada a seguir. Entradas Sada

0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 0 0 1 1 1 1 0 De fato, a tabela verdade obtida experimentalmente s tem os valores de sada 1 quando a quantidade de entradas 1s e 0s so iguais. Neste caso, isso ocorre quando o valor de duas variveis igual a 0 e as outras duas variveis igual a 1.

Concluso
Este experimento foi importante para adquirir mais experincia com os equipamentos do laboratrio, uma vez que os circuitos esto ficando mais complexos e difceis de montar. Este experimento mostrou uma ideia mais prtica do funcionamento das portas NAND e principalmente dos mapas de Karnaugh. Com a realizao do experimento fomos capazes de perceber a utilidade real dos mapas de Karnaugh, percebemos que sem ele seria muito complicado montar a funo e consequentemente os circuitos pedidos. Esse experimento promoveu aperfeioamento do nosso trabalho com a lgebra booleana, atravs do seu uso na reduo e simplificao de expresses.

Auto Avaliao
Questo 1) Opo b)

Questo 2) Opo d) Questo 3) Opo b) Questo 4) Opo a) Questo 5) Opo d)

Referncias bibliogrficas
[1] ALENCAR FILHO, Edgar de. Iniciao Lgica Matemtica. So Paulo: Nobel, 2002. [2] PEDRONI, Volnei A. Eletrnica Digital Moderna e VHDL. Rio de Janeiro: Elsevier, 2010.