UNIVERSIDAD DE SONORA

INGENIERIA MECATRNICA
Materia:

INSTRUMENTACIN VIRTUAL II
Tarea:

MODO FPGA Y MODO SCAN DE CRIO

Profesor:

CUITLAHUAC IRIARTE
Alumna:

CEREZA MENDOZA DUARTE

LabVIEW FPGA Interface Mode LabVIEW FPGA Interface Mode permite utilizar todo el poder del CompactRIO personalizando los FPGA, adems de la programacin del procesador en tiempo real. Esto ayuda a lograr un rendimiento que normalmente requiere este tipo de hardware. Usando LabVIEW FPGA se puede implementar la personalizacin de temporizadores y accionamientos, procesamiento y anlisis de seales, crear protocolos personalizados y acceso de E/S en su mximo nivel. RIOS Scan Interface Mode Usando RIO Scan Interface Mode, se puede programar el procesador en tiempo real del sistema CompactRIO pero no los FPGA. En este modo, NI proporciona una personalidad predefinida para los FPGA que monitorea peridicamente las E/S y las coloca en un lugar de la memoria, ponindolo a disposicin de LabVIEW Real-Time. RIO Scan Interface Mode es suficiente para aplicaciones que requieren el acceso a un solo punto de las E/S a un ritmo de unos pocos cientos de Hertz.

Cundo utilizar LabVIEW FPGA? Al igual que los sistemas de control basados en el procesador, los FPGA se han utilizado para poner en prctica todos los tipos de sistemas de control industrial, incluyendo el control de proceso analgico, lgica discreta y sistemas de control de mquinas de estados. Sin embargo, los sistemas de control basados en FPGA difieren de los sistemas basados en el procesador de forma significativa. Si la aplicacin tiene algunos de los siguientes requisitos, se deben programar las E/S y otras tareas de bajo nivel utilizando LabVIEW FPGA. Mximo rendimiento y fiabilidad Alta velocidad para la adquisicin/generacin (>500Hz). Accionamiento/sincronizacin/temporizacin personalizados. Anlisis del hardware/generacin y procesamiento. Alto rendimiento del control.

Cundo utilizar RIOS Scan Interface Mode? Esta tecnologa permite un solo punto de E/S en un rango de cientos de Hertz sin la necesidad de escribir un cdigo FPGA. Cuando el controlador est leyendo las E/S mediante este mtodo, el mdulo de E/S automticamente lee los valores que estn ocurriendo en ese momento. El Modo de Escaneo de CompactRIO est diseado para aplicaciones que requieren actualizaciones sncronas de E/S con tazas de hasta 1 kHz. Se puede utilizar la funcionalidad digital especial proporcionada por el modo de escaneo para convertir cualquier mdulo de E/S digitales existente de ocho canales en un mdulo de PWM avanzado, contador, o encoder de cuadratura. Para aplicaciones con requerimientos de alto desempeo, tales como adquisicin analgica cerca de 1 MHz, ciclos de control PID de alta velocidad de ms de 1 kHz, anlisis y procesamiento de seales por hardware personalizado, o E/S de mdulos no soportados por el modo de escaneo, utilice el Mdulo de LabVIEW FPGA con el modo de escaneo.