SUBIRI HERNNDEZ HCTOR GUILLN ISC 5A

Circuitos Biestables Los biestables son circuitos digitales capaces de almacenar un bit. Constituyen las clulas de memoria de los sistemas secuenciales. Pueden ser: Asncronos Las variables de entrada actan directamente sobre sobre el sistema e influyen en las variables de salida si se dan las condiciones necesarias. Sncronos Las variables de entrada actan sobre el sistema en los instantes en que se activa una entrada de control o sincronismo. Biestables sincronizados por cambio de nivel (flip-flops) Biestables sincronizados por cambio de nivel (flip-flops) Biestable D maestro-esclavo El biestable maestro-esclavo (master-slave) est formado por dos biestables sincronizados por nivel, interconectados por sus terminales de informacin (la salida del primero con la entrada del segundo) y con sus entradas de sincronismo inversas (se dice que funcionan en contrafase). Al primer biestable se le denomina maestro y al segundo, esclavo, seguidor o subordinado. La figura siguiente muestra el circuito de un biestable D master/slave.

Cuanto C=0, el maestro est desconectado de su entrada de informacin (D IN) y el esclavo est habilitado, mostrando en sus salidas (DOUT) el estado del maestro (DMSTR). Cuando C=1, el esclavo se desconecta del maestro y mantiene el estado de salida (DOUT), mientras que el maestro habilita su entrada de informacin (DIN). En el instante en que C cambia de 0 a 1 (flanco descendente), el maestro se desconecta de su entrada de informacin y el esclavo actualiza su estado, que est determinado por el que posee el maestro. El biestable D master/eslave se comporta como un biestable sincronizado por flanco.

SUBIRI HERNNDEZ HCTOR GUILLN ISC 5A

En el smbolo de un biestable D sincronizado por flanco, la entrada de sincronismo se representa mediante un tringulo isosceles. Junto al smbolo de inversin lgica (crculo), indica que el biestable est sincronizado por flanco descendente; en caso contrario (sin crculo), est sincronizado por flanco ascendente:

Sincronizado por flanco ascendente Desinhibicin de un flip-flop

Sincronizado por flanco descendente

En los sistemas secuenciales, la desinhibicin es diferente a la de los combinacionales. Su frmula es siempre Qt+1=Qt, es decir, se mantiene el estado de salida. El siguiente ejemplo muestra el circuito de desinhibicin del flip-flop D y el bloque funcional correspondiente.

Flip-flop SR (sincronizado por flanco descendente)[editar] Los esquemas siguientes representan el circuito de un biestable SR de tipo maestro/esclavo sincronizado por flanco descendente y su bloque funcional.

SUBIRI HERNNDEZ HCTOR GUILLN ISC 5A

Flip-flop JK (sincronizado por flanco ascendente) Tabla de verdad C J K 0 1 X X Qt Qt

+1

0 0 0 1 1 0 1 1

Qt 0 1 Qt Circuito a partir de un flip-flop SR

Bloque funcional

SUBIRI HERNNDEZ HCTOR GUILLN ISC 5A

Ejemplo de funcionamiento Flip-flop T Equivale a un flip-flop JK con las entradas J y K unidas.