UASLP FI

Laboratorio de Sistemas Digitales

Prctica 6

Prctica 6 Diseo de un contador sncrono mediante Flip-Flops

6.1 Objetivo
Comprender el funcionamiento de un contador digital basado en circuitos secuenciales y disear un contador digital y desplegar el resultado en un exhibidor de siete segmentos.

6.2 Antecedentes 6.2.1 Definicin de contador digital.

Un contador es un sistema secuencial con una entrada de pulsos, x (que puede ser la propia seal de reloj), y m salidas, zm-1, , z0. Funciona de manera que, en respuesta a cada pulso de entrada, cambia el valor de las salidas, presentando cclicamente una serie de configuraciones preestablecidas. Adems un contador puede incluir seales de control (por ejemplo para situarlo en un estado prefijado, que se puede utilizar como estado inicial, o para decidir el sentido ascendente o descendente de la cuenta) y entradas para la carga en paralelo. El nombre de contadores se debe a que en muchos casos las configuraciones de las salidas no son ms que una cuenta de los pulsos de entrada en una determinada base.

6.2.2 Clasificacin de los contadores

Los contadores se dividen en dos grupos, los sncronos y los asncronos. Contadores sncronos Un contador sncrono consta de una serie de Flip-Flops, todos ellos activados por la misma seal de reloj, de manera que todos cambian de estado simultneamente. Las entradas de excitacin de los FF son funcin de las salidas de los propios FF y, por tanto, un contador sncrono incluye una lgica combinacional para generar las entradas de excitacin de los FF. Contadores asncronos Los contadores asncronos o en cascada tienen en comn el que la seal de entrada (los pulsos de entrada) actan slo sobre uno de los FF del circuito (primer FF), y sobre los restantes actan las salidas de otros FF del circuito. Adems, la lgica combinacional en un contador asncrono suele ser muy reducida, si es que incluye alguna.

6.2.3 Diseo de un contador sncrono

El proceso de diseo de un circuito sncrono secuencial se puede resumir en los siguientes pasos: 1. 2. 3. 4. 5. Se obtiene la especificacin del circuito buscado. Esto se hace mediante un grafo representativo. Se derivan los estados para la mquina seleccionando primero un estado inicial. Se elabora una tabla de estado a partir del diagrama de estado. Minimizar el nmero de estados. Este paso es opcional. Se decide el nmero de variables de estado necesarias para representar todos los estados y realizar la asignacin de stos. 6. Se elige el tipo de Flip-flops que van a usarse en el circuito. 7. Se implementa el circuito segn lo indiquen las expresiones lgicas

UASLP FI

Laboratorio de Sistemas Digitales

Prctica 6

6.2.4 Ejemplo
Disee un contador que realice la siguiente secuencia 00 01 11 10 00 01 . Como indica el paso 1, primero se obtiene la especificacin del circuito mediante un grafo que realice la secuencia de conteo indicada en el enunciado. La figura 6.1 muestra el grafo de estados En el segundo paso se asignan los estados, empezando por definir el estado inicial. La figura 6.2 muestra el grafo del contador de dos bits. El estado S0 corresponde al inicio de la cuenta en 00, por consiguiente los estados sucesivos son S1 para 01, S2 para 11 y el estado final es S3 que corresponde a 10 y se repite la cuenta.
S0 00

00

10

01

S3 10

S1 01

11

S2 11

Figura 6.1 Grafo representativo para generar la secuencia de conteo 00 01 11 10 00 01 .

Figura 6.2 Asignacin de estados.

El tercer paso consiste en elaborar una tabla de estados. Esta tabla de estados se elabora a partir del grafo de la figura 6.2. La tabla queda como sigue:
Tabla 6.1 Tabla de estados simplificada del contador del ejemplo 6.2.4.

Estado presente S0 00 S1 01 S2 11 S3 10

Estado siguiente S1 01 S2 11 S3 10 S0 00

La tabla de estados correspondientes al grafo de la figura 6.2 es muy pequea, por lo tanto, el cuarto paso no aplica. En el quinto paso se definen las variables. En este caso el nmero de variables de entrada es igual al nmero de variables de salida y se muestran en la Tabla 6.2
Tabla 6.2 Asignacin de variables para el contador del ejemplo 6.2.4.

Estado presente a b S0 0 0 S1 0 1 S2 1 1 S3 1 0

Estado siguiente a+1 b+1 S1 0 1 S2 1 1 S3 1 0 S0 0 0

Para este ejemplo se utilizarn FF tipo D. Con esto se cubre el quinto paso y la tabla de asignaciones es la siguiente.

UASLP FI

Laboratorio de Sistemas Digitales

Prctica 6

Tabla 6.3 Tabla de estados ms seleccin de los FF tipo D

Estado presente a b Q1 Q2 S0 0 0 S1 0 1 S2 1 1 S3 1 0

Estado siguiente a+1 b+1 D1 D2 S1 0 1 S2 1 1 S3 1 0 S0 0 0

Para conocer las expresiones de excitacin para los FF tipo D. De la tabla se puede ver que son dos mapas de Karnaugh de dos variables.

Por lo tanto D1 = Q2
a)

Por lo tanto D2 = Q1
b)

Figura 6.2 Deduccin de las funciones de excitacin para el contador del ejemplo 6.2.4. a) Mapa K para obtener la expresin para D1, b) Mapa K para obtener la expresin para D2.

Finalmente la implementacin utilizando el CI 74LS74 es la siguiente

FF1 FF2

Figura 6.3 Circuito contador de la secuencia 00 01 11 10 00 01 Utilizando el FF tipo D 74LS74.

CLR

SET

Q
CLR

74 LS 74
D
SET

6.3 Desarrollo de la prctica

Disee el mismo contador del ejemplo 6.2.4, pero ahora utilice FF JK. Simule el contador BCD en el programa Circuitmaker y Workbench. Arme el multivibrador astable 555 (visto en la prctica anterior).

UASLP FI

Laboratorio de Sistemas Digitales

Prctica 6

Implemente el contador y agregue un decodificador BCD a 7 segmentos para exhibir la cuenta en un display de 7 segmentos. Incorpore a su salida del contador BCD un decodificador de 7 segmentos y su display correspondiente. Anote sus conclusiones y responda el cuestionario. NOTA: Recuerde energizar y aterrizar adecuadamente su circuito.

6.4 Material y equipo Material

Cantidad 1 2 2 3 1 1 1 2 1 1 1 2 3 Elemento Fuente de 5V de CD Tablilla de conexiones Interruptores DIP Diodo Emisor de Luz Resistencia de 470 Potencimetro de 1M Capacitor de 100F a 50V Capacitores de 0.47Fa 50V 555 74LS48 Display 74LS73 Resistencias 1K Descripcin Fuente de alimentacin Para circuitos integrados 4 entradas de cambio deslizable Estndar Para la construccin del multivibrador astable 555 Para la construccin del multivibrador astable 555 Para la construccin del multivibrador astable 555 Para la construccin del multivibrador astable 555 Multivibrador Decodificador salidas altas de siete segmentos nodo comn Circuito integrado FF J-K Para proteccin contra circuito corto

Equipo
Cantidad 1 Elemento Unidad de cmputo Descripcin Equipada con el programa CircuitMaker y/o Electronic Workbench

6.5 Conclusiones 6.6 Cuestionario

1. Elabore una investigacin referente a los siguientes incisos: a) Contadores de rizo o rizado. b) Contador de anillo c) Contador Johnson d) Operacin del CI (circuito contador) 74LS193. 2. Disee un contador que siga la siguiente secuencia: a. Cuando la entrada x=0 el circuito realizar la secuencia 000 010 100 110 000 010 b. Cuando la entrada x=1 el circuito realizar la misma secuencia, pero invertida. NOTA: por simplicidad utilice el FF tipo D y la simulacin ejectela con una frecuencia de reloj de 80Hz para que logre ver y hacer los cambios. Anexar la investigacin, el diseo y la simulacin solicitada.