Saber Eletronica 472

editorial
Editora Saber Ltda.

Diretor Hlio Fittipaldi
A eletrnica embutida (embedded electronic), de que ultimamente muito se fala, nada mais do que uma expresso nova para algo que sempre foi feito sem esta definio. O que ns acostumamos foi v-la aplicada em mquinas, eletrodomsticos, automveis, e tantas outras coisas. Ela ganhou tantos adeptos pelo mundo afora que temos at novos formatos de feiras organizadas sob a bandeira da eletrnica embutida, ou, como dizem os portugueses e espanhis: embebida. Aqui, temos a ESC Brazil 2013, que se realizar nos dias 27 e 28 de agosto de 2013, no Transamrica Expo Center, em So Paulo, e ser o maior encontro da comunidade de desenvolvimento de projetos eletrnicos do Brasil. A comunidade de engenharia, os especialistas, os fabricantes, e os fornecedores desta rea tero, alm da feira, um programa de conferncias com muita qualidade. Entre as diversas atraes, a Texas Instruments trar o engenheiro Jason Kridner, gerente de arquitetura de software da empresa, que apresentar o novo BeagleBone Black: um poderoso computador de arquitetura aberta Linux, com o processador Sitara AM335x ARM Cortex-A8 de 1GHz. Ele muito rpido em relao s verses anteriores, e duas vezes e meia mais rpido em comparao ao concorrente mais prximo, sendo ideal para o desenvolvimento de impressoras por deposio de plstico para construir peas em 3D, submarino telerobtico, telas de toque LCD, aeronaves teleguiadas, automao residencial, sinalizao digital inteligente, robots, e no cho de fbrica (nas mquinas). Estamos desenvolvendo um projeto prtico com o BeagleBone Black para a publicao em uma das prximas edies da revista Saber Eletrnica. Se o leitor ainda no visitou nosso novo portal www.sabereletronica.com.br, ir admirar-se com o novo design e a rapidez de acesso. O mecanismo de busca ficou muito melhor e mais rpido. As imagens e fotos, agora, possuem zoom dando condio de ver at pequenos detalhes em alta resoluo. Infelizmente, no conseguimos alterar todas as figuras e fotos no contedo mais antigo.
Hlio Fittipaldi
www.sabereletronica.com.br twitter.com/editora_saber Editor e Diretor Responsvel Hlio Fittipaldi Conselho Editorial Joo A. Zuffo Redao Rafaela Turiani Reviso Tcnica Eutquio Lopez Designers Carlos C. Tartaglioni, Diego M. Gomes Publicidade Caroline Ferreira, Marileide de Oliveira Colaboradores Andy Radosevish, Arlete Vieira da Silva, Bill Messner, Dawn Tilbury, Eutquio Lopez, Guilherme Kenji Yamamoto, Gustavo G. L. Peixinho, Jason Kridner, Mrio Marcos de Brito Horta, Renan Airosa Machado de Azevedo, Tiago Almeida de Oliveira, Vitor Amadeu Souza PARA ANUNCIAR: (11) 2095-5339 publicidade@editorasaber.com.br Capa Arquivo Editora Saber Impresso EGB Grfica e Editora Distribuio Brasil: DINAP Portugal: Logista Portugal tel.: 121-9267 800 ASSINATURAS
www.sabereletronica.com.br fone: (11) 2095-5335 / fax: (11) 2098-3366 atendimento das 8:30 s 17:30h Edies anteriores (mediante disponibilidade de estoque), solicite pelo site ou pelo tel. 2095-5330, ao preo da ltima edio em banca.
Saber Eletrnica uma publicao bimestral da Editora Saber Ltda, ISSN 0101-6717. Redao, administrao, publicidade e correspondncia: Rua Jacinto Jos de Arajo, 315, Tatuap, CEP 03087-020, So Paulo, SP, tel/fax (11) 2095-5333. Associada da:
Submisses de Artigos Artigos de nossos leitores, parceiros e especialistas do setor sero bem-vindos em nossa revista. Vamos analisar cada apresentao e determinar a sua aptido para a publicao na Revista Saber Eletrnica. Iremos trabalhar com afinco em cada etapa do processo de submisso para assegurar um fluxo de trabalho flexvel e a melhor apresentao dos artigos aceitos em verso impressa e online.
Atendimento ao Leitor: atendimento@sabereletronica.com.br

Os artigos assinados so de exclusiva responsabilidade de seus autores. vedada a reproduo total ou parcial dos textos e ilustraes desta Revista, bem como a industrializao e/ou comercializao dos aparelhos ou ideias oriundas dos textos mencionados, sob pena de sanes legais. As consultas tcnicas referentes aos artigos da Revista devero ser feitas exclusivamente por cartas, ou e-mail (A/C do Departamento Tcnico). So tomados todos os cuidados razoveis na preparao do contedo desta Revista, mas no assumimos a responsabilidade legal por eventuais erros, principalmente nas montagens, pois tratam-se de projetos experimentais. Tampouco assumimos a responsabilidade por danos resultantes de impercia do montador. Caso haja enganos em texto ou desenho, ser publicada errata na primeira oportunidade. Preos e dados publicados em anncios so por ns aceitos de boa f, como corretos na data do fechamento da edio. No assumimos a responsabilidade por alteraes nos preos e na disponibilidade dos produtos ocorridas aps o fechamento.
Associao Nacional das Editoras de Publicaes Tcnicas, Dirigidas e Especializadas
2013 I Agosto I SABER ELETRNICA 472 I 3
ndice
Instrumentao
12 Por que Trocar seu Instrumento Tradicional para uma Plataforma Modular PXI? 18 Teste de Semicondutores: Validao Paramtrica DC de Semicondutores com NI PXI
Desenvolvimento
22 BeagleBone Black 28 Aplicando o MOSFET de Forma a Reduzir Indutncias e Capacitncias Parasitas em Dispositivos Eletrnicos Parte Final
Componentes
35 Gerao de Onda Senoidal com o DDS AD9835 40 Regulador Micromodular e Supercapacitor para Fonte de Alimentao Reserva 42 Como Projetar um Sistema de Controle: Mtodo de Projeto Usando Espao de Estados para Sistemas de Controle Parte 5
22 28 35
ndice de anunciantes
Curso Saber ..................................................... Circuit Design .................................................... Macnica ................................................................ Tato .................................................................... 05 07 09 11
03 06
Editorial Acontece
06 ABB Fornece Equipamentos para Parque Elico da Eletrosul 06 Texas Instruments traz Especialista em Solues para Sistemas Embarcados para a ESC Brasil 2013 07 SmartCore traz ao Mercado a SARA-G3xx: Nova Famlia de Modems GSM/GPRS u-blox 08 Participe do Kinetis L MCU Brazil Challenge e Concorra a um Vaga para Assistir ao FTF 2014 em Dallas, Texas, Em Abril de 2014 08 Leef Technology Apresenta Bridge, o Pendrive para Smartphones e Tablets 09 Estudantes Podem Desenvolver Sistemas Sofisticados em um Semestre, com o NI myRIO 10 Rel de Monitoramento de Sequncia e Falta de Fase, tipo 70,62, da Finder 10 Reguladores TinyBuck de ltima Gerao 11 Philips Lana Lmpada LED para Uso Residencial com Custo Reduzido
Mecatrnica Atual ............................................. 15 Patola .................................................................. 15 Renesas ................................................................... 17 Texas Instruments ...................................................... 17
Telit ....................................................................... 27 Mouser .............................................................. 2 Capa ESC ......................................................................... 3 Capa CIKA ....................................................................... 4 Capa
4 I SABER ELETRNICA 464 I Setembro/Outubro 2012
acontece
ABB fornece equipamentos
para parque elico da Eletrosul
A ABB, lder em tecnologias de energia e automao, fechou um contrato da ordem de R$ 4 milhes para o fornecimento de 38 filtros ativos, modelo PQFM, incluindo servios de comissionamento e materiais para instalao, para os parques elicos localizados em Sant'Ana do Livramento, no Estado do Rio Grande do Sul, que tm participao da Eletrosul. Os equipamentos devem ser instalados no segundo semestre deste ano. Os filtros ativos sero instalados dentro das torres dos aerogeradores para realizar a correo de harmnicas, ou seja, frequncias distorcidas da rede, que afetam o nvel de tenso no ponto de conexo do parque elico ao Sistema Interligado Nacional, controlado pelo ONS Operador Nacional do Sistema. Eles tm a capacidade de monitorar a corrente de linha em tempo real, analisando a frequncia distorcida e injetando uma corrente em frequncia oposta com a finalidade de cancelar o efeito harmnico. Essas distores so causadas por cargas eltricas no lineares que podem afetar o desempenho de outros equipamentos, alm de causar superaquecimento de cabos, motores e transformadores, danos a equipamentos sensveis e envelhecimento precoce da instalao. O filtro flexvel, podendo se adaptar facilmente s mudanas da rede atravs de configuraes do seu software. O diferencial est na capacidade de realizar filtragem de at 20 harmnicas simultneas, interface verstil com o usurio e caractersticas de filtragem programveis. Segundo Joo Pimenta, Coordenador de Vendas para o Centro de Qualidade de Energia da ABB no Brasil, esse fornecimento foi muito significativo, pois se trata de uma soluo inovadora. Nosso objetivo oferecer solues eficientes que proporcionem melhor desempenho da rede, com mais segurana e alta confiabilidade, ressalta Pimenta.
Texas Instruments traz especialista em

A Texas Instruments Incorporated, empresa global lder na fabricao de semicondutores, traz ESC Brazil (Embedded System Conference), de 27 a 28 de agosto de 2013, Jason Kridner, o criador da BeagleBone Black e especialista em Sistemas Embarcados da Texas Instruments, que ensinar como trabalhar com plataformas abertas de maneira mais eficaz. Segundo Carobrezzi, Diretor Geral da TI para Amrica do Sul, trazer Jason Kridner (membro snior do Corpo Tcnico da TI e criador da BeagleBone) uma grande conquista e faz parte da estratgia de possibilitar ao nosso mercado embarcar aplicaes que permitam o lanamento de produtos mais rapidamente.
Solues para Sistemas Embarcados para a ESC Brazil 2013

Na edio de 2013, a TI apresentar seu portflio completo de processadores embarcados que vai desde os novos microcontroladores MSP430 de baixo custo com maior capacidade de memria, dispositivos com LCD e conversores AD de alta resoluo, ideais para aplicaes de baixo custo, alta integrao e performance; as ferramentas grficas de desenvolvimento SMARTRF Studio e TouchPRO GUI, que possibilitam rpido desenvolvimento de bibliotecas de radiofrequncia e touch para interfaces com o mundo real; a famlia TIVA de microcontroladores ARM Cortex M4 com a biblioteca de desenvolvimento TivaWARE, ampliando a conectividade e versatilidade de sua aplicao final; os MCUs da famlia C2000 Insta SPIN com bibliotecas integradas em ROM para controle vetorial de motor; a famlia dual core Hercules (para as reas de medicina, transporte e industrial)... at a linha de MPUs Sitara Cortex A8 e seus respectivos kits de desenvolvimento, entre eles, a to esperada BeagleBone Black, o sistema mais integrado e de mais baixo custo disponvel no mercado, garantindo inclusive longevidade de produo que permite um rpido time to market, propiciando agilidade na concepo do produto. Alm disso, a empresa apresentar solues para as reas mdica e de energia vindas da National Semiconductors, que foi adquirida por ela.
6 I SABER ELETRNICA 472 I Agosto I 2013
acontece
SmartCore traz ao mercado a SARA-G3xx,
nova famlia de modems GSM/GPRS u-blox
Os novos mdulos de comunicao celular u-blox 2G (LEON), 3G (LISA) e 4G LTE (TOBY) permitem criar um layout de PCB para que no momento da montagem voc escolha qual tecnologia ir utilizar . Apresentam tamanho reduzido, baixo consumo (< 0,90 mA standby) e temperatura automotiva (-40 C a +85 C). Com stack TCP/IP, HTTP, FTP, SMTP e outros, facilitam o desenvolvimento de seu projeto. Alm da porta UART, possuem uma porta I2C para conexo ao GPS u-blox, permitindo que, atravs de uma nica porta UART, seu microcontrolador controle o modem e o GPS. A nova antena multibanda da Taoglas, modelo PCS.07, apresenta montagem SMD, alta eficincia e baixo custo. Produtos que demandem aplicao de comunicao celular 2G e 3G podem se beneficiar deste produto que possui apenas 35 mm x 7 mm. As novas placas CM-T335 Compulab so mini-PC / Computer on Module que ocupam 68x30 mm. Baseado no processador Cortex-A8 AM335x, permitem uma grande gama de interfaces como UART, WiFi, Bluetooth, GPIO, SPI, CAN, I2C, audio, Gigabit Ethernet etc. A nova famlia de GPS/GNSS u-blox 7 suporta constelaes e apresenta baixo consumo (9 mW) e suporta constelaes GPS, Glonass e outras. Alm da porta UART possuem porta I2C para fcil integrao aos mdulos 2G/3G/4G LTE u-blox. O recurso AssistNow Autonomous faz a projeo da constelao, reduzindo o time to first fix do GPS. Os mdulos ZigBee ETRX357 Telegesis esto no padro ZigBee PRO. Possuem todo stack embarcado, de forma que voc no precisa se preocupar com a camada de comunicao ZigBee. A integrao com seu microcontrolador fcil e feita por comandos AT. So compactos (20x25 mm), soldveis SMD, e operam de -40 a + 85 C.
acontece
Participe do "Kinetis L MCU Brazil Challenge" e concorra
Crie uma aplicao focada em uma das tendncias de mercado: Health & Safety, Net Effect ou Going Green, usando a Plataforma de Desenvolvimento Freescale Freedom (FRDM-KL25Z) para os microcontroladores Kinetis L. Cadastre-se e envie sua inscrio antes de 1 de Outubro de 2013. Conhea os detalhes e as regras do concurso: www. community.freescale.com/docs/ doc-94960 A seleo do ganhador ser durante o Designing with Freescale Seminar Series em So Paulo, no dia 24 de Outubro de 2013. Veja alguns dos projetos feitos com a Plataforma de Desenvolvimento Freedom no blog, como este exemplo que a utiliza como um USB Mouse: mcuoneclipse.com
a uma vaga para assistir ao FTF 2014 em Dallas, Texas, em Abril de 2014
Produtos
Leef Technology apresenta Bridge, o pendrive para smartphones e tablets
A Leef Technology acaba de anunciar o produto Leef BridgeTM, o flash drive USB para compartilhamento de arquivos entre smartphones e tablets com plataformas Android, Mac e PC. O Leef Bridge um pen drive simples e inovador que permite aos usurios transferir facilmente arquivos para outros dispositivos sem necessidade de cabos, servios de computao em nuvem, Wi-Fi ou qualquer tipo de conexo de dados. Atravs de conexo USB, o Leef Bridge permite que os usurios compartilharem contedo, fotos, vdeos, msicas e documentos para qualquer dispositivo compatvel.A memria utilizada dentro do Leef Bridge possui velocidades de leitura e escrita bastante rpidas para garantir excelente reproduo de vdeos e msicas diretamente do drive USB, sem as interrupes ou atrasos que acompanham produtos com flash drive USB de baixa qualidade. Projetado na Califrnia pela equipe de design da Leef, o Bridge
se destaca tambm pelo seu design exclusivo, apresentando uma bandeja slide-and-lock (desliza e trava), que permite ao usurio trocar facilmente para o conector USB apropriado para conexo de seus dispositivos. O Leef Bridge uma importante realizao tcnica, afirmou Jonny Anderson, scio e diretor de design de produtos da
Leef.Como todos os nossos produtos, queremos que ele seja um objeto de desejo para as pessoas, algo que o usurio queira possuir por sua funcionalidade, design e estilo. O Leef Bridge torna o gerenciamento de contedo em um telefone to simples quanto conectar um pendrive. realmente um produto revolucionrio, completa.
acontece
Estudantes podem desenvolver
A National Instruments anunciou o NI myRIO, um dispositivo de hardware embarcado que capacita os estudantes a desenvolverem sistemas complexos de engenharia com maior rapidez do que nunca. Com a mesma poderosa tecnologia da popular plataforma NI CompactRIO, o NI myRIO menor e de uso mais fcil para o estudante que seu equivalente industrial. O NI myRIO traz a tecnologia Zynq de system-on-a-chip (SoC) inteiramente programvel, que combina um processador dual-core ARM Cortex-A9 e um FPGA com 28.000 clulas lgicas programveis. Usando o poder do ambiente grfico de programao NI LabVIEW, os estudantes podem programar o FPGA e expandir os seus sistemas em tempo real, dando a eles a flexibilidade de fazer rapidamente as interaes entre projeto e prototipagem. Nick Morozovsky, estudante de ps-graduao e pesquisador da Universidade da Califrnia, em San Diego, afirmou: O tamanho compacto do NI myRIO, combi-
sistemas sofisticados em um semestre, com o NI myRIO

nado com o poder e flexibilidade do FPGA integrado,tornam a controladora ideal para aplicaes embarcadas de robtica. O NI myRIO tambm possui dez entradas analgicas, seis sadas analgicas, canais de E/S de udio e at 40 linhas de E/S digitais. Ele contmWi-Fi integrado,um acelermetro triaxial e vrios LEDs programveis em um invlucro robusto. Se eu fizesse uma lista de tudo que gostaria que houvesse em um dispositivo de E/S portvel, ela seria quase exatamente a lista de especificaes do NI myRIO, disse o instrutor de engenharia da Universidade da Flrida, Dan Dickrell III. A incluso do NI myRIO arquitetura de E/S reconfigurveis do LabVIEW aumenta ainda mais a capacidade da NI de fornecer ferramentas para todos os nveis de usurios. Garantindo a adaptao sala de aula e ao laboratrio, o NI myRIO fornecido com material didtico gratuito, que pode ser baixado da internet. Alm disso, esse produto compatvel com todos os NI miniSystems e pode ser conectado a muitos sensores e atuadores de terceiros. Alm do ecossistema cada vez mais amplo de hardware disponvel para o NI myRIO, o dispositivo pode ser programado em muitos ambientes, incluindo LabVIEW e C/C++, possibilitando que os professores o incorporem aos seus cursos atuais de controle, robtica, mecatrnica e sistemas embarcados. Ns estamos empolgados com o fato de os alunos terem acesso mesma tecnologia que eles usaro aps se formarem, e Dave Wilson, diretor de marketing para o setor acadmico da NI, disse: Queremos garantir que alunos e seus futuros empregadores estejam prontos para a inovao a partir do momento em que comearem a trabalhar juntos. O NI myRIO comea a ser entregue a partir do incio de setembro. Veja mais informaes sobre o NI myRIO em ni.com/myrio
acontece
Rel de Monitoramento de Sequncia e
Falta de Fase, tipo 70.62, da Finder
Os rels Srie 70, da Finder, so ideais para monitorar a tenso de alimentao de mquinas, equipamentos e instalaes eltricas, onde sua falha ou variao fora dos limites aceitveis pode resultar em danos materiais, risco vida, interrupo de processos ou procedimentos crticos e perigosos. A empresa expandiu a sua gama de produtos para monitoramento de tenso, com o lanamento do novo rel Tipo 70.62 para o monitoramento de sequncia e falta de fase. O novo tipo possui 2 contatos de sada com capacidade de comutao de 8 A em 250 VAC e tenso nominal de 208...480 VAC (50/60 Hz), com campo de funcionamento de 170...520 VAC . O cdigo do Tipo 70.62 completo 70.62.8.400.0000. Principais caractersticas tcnicas: Tenso nominal de 208... 480 VAC (50/60 Hz), com campo de funcionamento de 170...520 VAC; 2 contatos reversveis com capacidade de comutao de 8A / 250 VAC; Monitoramento de sequncia e falta de fase; Modular, largura de 22,5mm (como a srie 83), com LED indicador.
Reguladores TinyBuck
de ltima Gerao
A famlia dos reguladores-buck sncronos de ltima gerao TinyBuck, da Fairchild, propicia um rendimento mais alto para o sistema, o que auxilia os projetistas a encontrarem padres flexveis de energia e a aumentarem o tempo de vida das baterias. Os reguladores-buck sncronos permitem aplicaes para o usurio final que alcanam um rendimento superior a 96% sobre um range muito grande de cargas. Isso foi conseguido atravs de mltiplas otimizaes: Circuitaria com gate driver sintonizado, com corrente e tempos mortos otimizados para cada Part Number especfico, oferecendo rendimentos 2% mais altos; Arquitetura on-time constante com modulao de frequncia de pulsos (PFM). Otimizaes adicionais contriburam para melhorar o desempenho trmico: Um reduzido zumbido de switch node e um largo duty cycle otimizado so obtidos com a utilizao dos MOSFETs Power Trench Fairchild dotados de tecnologia Shielded Gate; Uma avanada tecnologia de encapsulamento para minimizar as indutncias e resistncias parasitas.
Esquema eltrico com FAN23xx
acontece
Philips lana lmpada LED
A Philips do Brasil traz para o pas a ltima inovao em lmpadas LED com custo reduzido. Alm do preo, os diferenciais da Philips LED Bulb so a economia de energia (mais de 80%), a qualidade de luz e a vida til de 15 anos, ou 15.000 horas, o que equivale a 15 vezes a vida de uma lmpada incandescente comum. As lmpadas Philips LED Bulb substituem as lmpadas incandescentes, pois seu formato e tamanho so idnticos, permitindo o uso em luminrias e soquetes existentes, sem nenhum problema de encaixe. Disponveis nas opes de luz branca e suave, as LED Bulbs oferecem tima qualidade de iluminao e representam uma escolha sustentvel, porque tambm no contm substncias nocivas ao meio ambiente. A iluminao responde por quase 20% de todo o consumo de energia eltrica no pas. O uso dessa energia vem crescendo rapidamente, representando um grande desafio para a sustentabilidade do planeta. De acordo com o Banco Mundial,
para uso residencial com custo reduzido

o Brasil o stimo pas em consumo de energia. Medidas simples, como a utilizao de uma iluminao eficiente, podem ajudar na busca pelo equilbrio. A LED Bulb chega justamente como uma opo acessvel para o consumidor brasileiro, ressalta Marina Steagall, diretora de Marketing e Produtos da Philips LA. A Philips investe globalmente 8% das de suas vendas em pesquisa e desenvolvimento. A executiva ainda avalia que, nos ltimos anos, o mercado de LED tem crescido uma mdia de 30% ao ano e que o avano tecnolgico tem proporcionado o aumento da eficcia e reduo de custos. As lmpadas LED Bulb possuem diversas potncias que substituem os modelos de incandescentes at 75 W, trazendo grande economia de energia e diminuindo o custo de manuteno sem qualquer impacto na qualidade da luz. As LED Bulbs so ideais para criar uma atmosfera acolhedora, sendo uma tima opo para aplicaes de iluminao residencial.
Instrumentao
Por que trocar seu instrumento tradicional para uma
plataforma modular PXI?

A National Instruments tem uma ampla linha de poderosos chassis PXI e PXI Express para aplicaes de medio e automao. Aqui voc encontrar o chassi certo para a sua aplicao, seja um sistema porttil, de bancada, de montagem em rack ou embarcado, ou um sistema com condicionamento de sinais integrado.
Guilherme Kenji Yamamoto Renan Airosa Machado de Azevedo National Instruments

os slots do mdulo (1). Esse sistema proporciona maior resfriamento e um menor nmero de pontos de estagnao do fluxo de ar, quando comparado aos projetos de chassi que tm as ventoinhas localizadas diretamente abaixo dos mdulos. O posicionamento das ventoinhas na parte de trs do chassi tambm ajuda a proteger os mdulos contra o efeito do rudo eltrico causado pelos motores das ventoinhas. A National Instruments tambm oferece bloqueadores de slots - cartes plsticos de preenchimento de mdulos PXI, que podem ser instalados nos slots no utilizados do chassi. O uso desses cartes melhora o fluxo do ar nos slots utilizados, reduzindo a sada do fluxo de ar pelos slots vagos, o que resulta em uma reduo do aumento da temperatura dos componentes eletrnicos nos mdulos instalados de at 20 por cento. A tabela 2 mostra a diferena de resfriamento obtida com esse projeto pelos
s chassis PXI Express da National Instruments so compatveis com mdulos PXI Express e CompactPCI Express. Alm disso, todos os chassis da National Instruments trabalham com mdulos PXI e CompactPCI. Nesta seo, conhea melhor os recursos de projeto especficos da National Instruments que aumentam o desempenho do resfriamento do chassi, melhoram seu desempenho acstico e aumentam a confiabilidade da sua fonte de alimentao. Veja os modelos de Chassis PXI e PXI Express na tabela 1.
Resfriamento
Os chassis da National Instruments so projetados e validados para atender ou exceder os requisitos de resfriamento dos mdulos PXI de consumo de potncia. A especificao PXI requer uma potncia mnima de 25 W disponvel em cada slot de perifrico e que cada um desses slots possa dissipar a quantidade de calor equivalente a essa potncia. A especificao de potncia do PXI Express aumentou esse requisito em cerca de 20 %, estipulando
NI PXI Chassis PXI-1000B DC PXI-1031 (DC) PXI-1033 PXI-1036 (DC) PXI-1042 (Q) PXI-1044 PXI-1056 PXI-1056 NI PXI Express Chassis NI PXIe-1062Q NI PXIe-1065 NI PXIe-1071 NI PXIe-1073 NI PXIe-1075 NI PXIe-1078 NI PXIe-1082 T1. Opes de chassis PXI da National Instruments.
que o chassi deve fornecer uma potncia mnima de 30 W e dissipar uma quantidade de calor equivalente. Os chassis projetados pela National Instruments vo alm dos requisitos do PXI e PXI Express, com capacidade de 30 W e 38,25 W de potncia e resfriamento em cada slot de perifrico dos chassis PXI e PXI Express, respectivamente. Com esse aumento de potncia e resfriamento, os mdulos de alto desempenho podem utilizar recursos avanados, como digitalizadores, E/S digitais de alta velocidade e mdulos de RF para aplicaes que exigem aquisies contnuas ou testes em alta velocidade. Veja a figura 1. Muitos chassis PXI da National Instruments possuem um projeto patenteado de ventoinha de resfriamento traseira, como o mostrado na figura 1, no qual o ar proveniente da parte de trs do chassi (2) forado a passar por uma hlice giratria e distribudo de maneira uniforme por todos
F1. O NI PXIe-1062Q tem projeto patenteado de ventoinha de resfriamento traseira.
chassis PXI da National Instruments em comparao com o de outro fornecedor. Essa diferena avaliada com base na temperatura mdia dos componentes instalados no chassi de um mdulo PXI. O chassi NI PXIe-1075 pode oferecer o mesmo resfriamento utilizando a velocidade Auto da ventoinha, e um melhor resfriamento na velocidade High. Os chassis PXI Express da National Instruments podem resfriar 38,25 W em cada slot. muito importante observar que essa especificao vlida para um chassi totalmente preenchido por mdulos, onde cada mdulo requer 38,25 W de dissipao de potncia. O mesmo no verdadeiro para os chassis oferecidos por outros grandes fornecedores. Esses fabricantes alegam poder fornecer potncia e resfriamento superiores a 38,25W, mas esse valor no obtido em todos os slots, o que muitas vezes obriga o chassi a trabalhar sob restries que limitam ou dificultam o seu uso. Por fim, como mostrado na tabela 2, acima, com capacidade de resfriamento de 38,25 W em cada slot, os chassis PXI Express podem oferecer um melhor resfriamento que os de outros fornecedores, que especificam um resfriamento superior a 38,25 W. Dessa forma, podemos concluir que um chassi PXI Express da National Instruments pode ser configurado para oferecer uma capacidade de resfriamento superior a 38,25 W.
Average PXI Module Component Temps, NI Cooling Gauntlet, C Fan Setting Auto (23 C ambient) High (55 C ambient) Vendor A 45.3 90.7 NI PXIe-1075 45.4 81.4 Compare -0.2% 11.4% T2. Comparao entre os resfriamento do chassi.
Sound Pressure Level (dBA) Ambient Temperature (C) NI PXIe-1062Q NI PXIe-1082 0 43.6 43.6 30 43.6 43.6 62 55 62
NI PXIe-1075 45 45 63.3
Vendor A Chassis 57 T3. Comparao do nvel 57 de presso 68 sonora do chassi.
Acstica
Apesar de sua alta capacidade de resfriamento, os chassis PXI da National Instruments so projetados para reduzir ao mnimo as emisses acsticas do sistema. Essa uma caracterstica importante, pois os sistemas PXI podem ser usados em ambientes automatizados de validao de teste que so montados em rack e bancada, com diferentes requisitos de emisses acsticas. Combinando o controle da velocidade da ventoinha, o tipo da ventoinha utilizada e o mtodo de montagem da ventoinha, podemos otimizar o resfriamento e minimizar o rudo acstico emitido. Vrios chassis PXI da National Instruments permitem a seleo entre duas velocidades de ventoinha, High ou Auto, atravs de uma chave de seleo. Em
Auto, a velocidade da ventoinha do chassi controlada de maneira proporcional temperatura ambiente do ar, lida na entrada da ventoinha no chassi. Com leituras de temperatura abaixo de 30 C, o sistema de resfriamento do chassi opera de forma a minimizar as emisses acsticas. Se a temperatura ambiente medida ultrapassar 30 C, a velocidade da ventoinha de resfriamento do chassi ser aumentada proporcionalmente. Se a velocidade da ventoinha estiver em High, o chassi fornecer o fluxo de ar mximo, independentemente da temperatura ambiente. Esse modo o mais apropriado para aplicaes nas quais o rudo acstico no problema. Nesses casos, voc pode estender a vida til dos mdulos PXI do sistema, aumentando o resfriamento. Observe a tabela 3. A National Instruments controla a ventoinha por modulao de largura de pulso (PWM) em muitos de seus chassis PXI para reduzir as emisses acsticas, quando comparado com o controle tradicional das ventoinhas por tenso. O controle de sinais PWM da ventoinha permite que o projetista de chassis da National Instruments use um maior nmero de valores de RPM, possibilitando um ajuste fino das emisses acsticas e do resfriamento do chassi. Para cumprir (e ultrapassar) os requisitos de resfriamento da especificao PXI, as ventoinhas selecionadas para serem implantadas em um chassi PXI precisam ter alta potncia. Muitos chassis da National Instruments usam suportes de montagem construdos com materiais que amortecem as vibraes. Esses materiais evitam que as vibraes mecnicas das ventoinhas sejam transmitidas para a estrutura do chassi, o que reduz ainda mais o rudo
acstico. Em muitos de nossos chassis PXI esses suportes e suas ventoinhas so colocados na parte traseira, o que ajuda a reduzir ainda mais o rudo eltrico (EMI) transmitido aos mdulos PXI. Os chassis PXI da National Instruments so projetados de forma a minimizar as emisses acsticas do sistema e oferecer uma excelente capacidade de resfriamento. Na tabela 3, que compara as especificaes do NI PXIe-1075 com as do produto do fornecedor A, voc pode ver uma diferena de 12 dBA. importante observar que 10 dBA corresponde a uma diferena de rudo percebida de 2x. Essa informao, em conjunto com as vantagens do projeto de resfriamento, indicam que o NI PXIe-1075 capaz de fornecer mais resfriamento por slot, emitindo menos rudo que um chassi similar oferecido pelo fornecedor A.
Fontes de alimentao
A National Instruments proprietria dos projetos das fontes de alimentao para instrumentao usadas em muitos de seus chassis PXI e PXI Express de 8 slots ou mais. Como resultado, a empresa pode garantir a disponibilidade a longo prazo dessas fontes de alimentao e menos mudanas em seus chassis impostas por mudanas introduzidas por outros fabricantes em suas fontes de alimentao. Outros fornecedores de PXI, que contam somente com uma fonte de alimentao padro para PC, tm pouco ou nenhum controle sobre a qualidade de suas fontes de alimentao. As fontes de alimentao para instrumentos implementadas no chassi PXI da National Instruments so otimizadas para atender os requisitos exclusivos de alimentao do PXI, diferentemente das fontes de alimentao ATX, projetadas
Instrumentao
para uso geral em computadores pessoais. Nossas fontes foram projetadas especialmente para os chassis da National Instruments e ultrapassam os requisitos mnimos de potncia da especificao PXI. Com essas fontes de alimentao, o chassi PXI Express da National Instruments pode fornecer 38,25 W em todos os mdulos de um chassi totalmente ocupado. Atente para a tabela 4. Em sua documentao de produto, a National Instruments especifica a potncia total que a fonte de alimentao do chassi coloca disposio dos mdulos. Outros fornecedores especificam somente a sada da fonte de alimentao. Subtraindo a potncia consumida pelos componentes do chassi, como ventoinhas e backplane, da potncia total fornecida pela fonte de alimentao, teremos a potncia restante disponvel para a controladora e os mdulos. Os manuais do chassi PXI da National Instruments indicam claramente a corrente em cada trilho de tenso e a dissipao mxima de potncia por slot. As especificaes da plataforma PXI, definidas pela PXI Systems Alliance, exigem que um chassi PXI Express fornea 650 W de potncia nos trilhos de 3,3 V e +12 V do backplane para alimentar os slots de controladora e o mdulo do sistema. O NI PXIe-1075 vai alm desse mnimo, fornecendo 791 W de potncia ao backplane. Na comparao de chassis PXI de diferentes fornecedores, importante usar a especificao de potncia fornecida ao backplane (ou similar), no apenas a potncia total ou a potncia por slot. A National Instruments sempre define suas especificaes de potncia de maneira realista e consistente, seja potncia total, potncia fornecida ao backplane ou potncia por slot. Outros fornecedores muitas vezes divulgam especificaes de potncia que induzem ao erro e que no podem ser obtidas em ambientes normais de instalao/operao. H uma demanda cada vez maior nas novas aplicaes de sistemas PXI pela operao em ambientes de altas temperaturas (at 55 C). O chassi PXI da National Instruments pode atender essa demanda com mnima reduo de potncia. Reduo de potncia refere-se perda de potncia fornecida aos slots do chassi quando colocados em operao em altas temperaturas ou outras especificaes ambientais extremas. Muitos chassis PXI de outros fornecedores atendem a especificao PXI necessria para potncia disponvel a temperaturas de operao ambiente mais baixas (20 35 C), mas podem se tornar instveis ou inoperantes a temperaturas mais altas (> 40 C). Observe a figura 2. Os chassis PXI da National Instruments utilizam fontes de alimentao prprias para instrumentos; dessa forma, podem fornecer a potncia mnima exigida por toda a faixa de temperatura de operao especificada (0 50/55 C) sem sofrer reduo de potncia. Vale a pena lembrar: usando o chassi PXI da National Instruments, voc pode operar um chassi totalmente preenchido por mdulos na temperatura mais alta especificada no datasheet (veja as faixas de temperatura de operao de cada modelo de chassi PXI da National Instruments nos manuais dos produtos). O rudo eltrico gerado pelas partes mecnicas mveis no chassi, especialmente ventoinhas de resfriamento, pode degradar a exatido da medio dos mdulos perif-
F2. O PXI da National Instruments fornece a potncia especificada ao backplane em toda a faixa de temperatura. PXI Express Spec Minimum Required Current System Peripheral Hybrid PXI-1 System Perpheral Hybrid PXI-1 System Perpheral Hybrid PXI-1 System Perpheral Hybrid PXI-1 9A N/A 2A 2A 9A 3A 3A 2A 11A 2A 2A 0.5A N/A N/A 0.25A 0.25A Current Provided by NI PXI Express 9A N/A 2.5A 2.5A 9A 6A 3A 2A 11A 3A 3A 0.5A N/A N/A 0.25A 0.25A
5V
3.3 V
+ 12 V
- 12 V
T4. Os chassis NI PXI Express so projetados para ultrapassar a especificao PXI de corrente mnima.
ricos do PXI e PXI Express. Para evitar esse problema, muitos chassis da National Instruments no apenas tm suas ventoinhas de resfriamento na parte de trs do chassi como tambm implementam uma fonte de alimentao dedicada de 12 V. Essa fonte alimenta as ventoinhas de resfriamento do chassi, o slot da controladora do sistema e, em alguns casos, as ventoinhas da fonte de alimentao, de forma a evitar o acoplamento do rudo desses componentes com os trilhos que alimentam os mdulos de medio. A maior parte dos chassis da National Instruments tambm possui deteco remota da tenso de sada dos trilhos de potncia do backplane, para compensar eventuais quedas de tenso. Esse recurso do projeto importante para os chassis PXI e PXI Express, particularmente em aplicaes com mdulos de alta potncia, por fornecer uma melhor regulao no backplane na presena de variaes de carga significativas. Para os sistemas que tm a alta disponibilidade como preocupao, a National Instruments projetou um conjunto removvel de fonte de alimentao e ventoinha
F3. Os recursos de temporizao e sincronizao do PXI Express so vantagens importantes.
Instrumentao
de fcil substituio, que pode ser usado na maior parte de seus chassis de 8 ou mais slots, para o caso de haver falha na fonte de alimentao. Esse conjunto pode ser substitudo pela parte de trs do chassi. Para retirar o conjunto defeituoso, retire os parafusos que prendem o conjunto de fonte de alimentao e retire-o do chassi. Para instalar o conjunto substituto, faa-o deslizar para dentro do chassi e prenda os parafusos que seguram o conjunto no lugar. Esse projeto reduz o tempo mdio de reparo (MTTR) da fonte de alimentao a menos de cinco minutos. Se o chassi estiver instalado em rack que permita acesso pela parte de trs do chassi, voc poder substituir o conjunto de fonte de alimentao e ventoinha sem ter de remover mdulos ou reconectar qualquer E/S.
Qualidade de temporizao e sincronizao
F4. Compare o desempenho com clock de referncia do PXI Express.
Uma grande vantagem de um sistema PXI so seus recursos de integrao de temporizao e sincronizao. Para oferecer temporizao e sincronizao avanadas, o chassi PXI contm um clock de referncia de sistema dedicado de 10
F5. Possvel arquitetura de monitoramento com a API NI System Monitor LabVIEW. 16 I SABER ELETRNICA 472 I Agosto I 2013
MHz, barramento de trigger PXI, barramento de trigger em estrela e barramento local entre slots, enquanto que o chassi PXI Express inclui um clock de sistema diferencial de 100 MHz, sinalizao diferencial e triggers diferenciais em estrela. Atente para a figura 3. O rudo de fase e a estabilidade dos clocks de referncia do sistema do backplane so caractersticas importantes do chassi PXI, pois eles indicam a confiabilidade que voc pode esperar na sincronizao de mdulos no sistema. Com as opes de componentes e projeto de backplane do PXI da National Instruments, o rudo de fase do clock do sistema diferencial de 100 MHz do PXI Express no chassi de 18 slots NI PXIe-1075 aproximadamente 1000x (30 dB) melhor que a dos chassis da mesma categoria de outros fornecedores. Voc pode colocar os clocks de referncia do sistema de 10 MHz e 100 MHz em uma malha de controle de fase (PLL) para obter uma fonte de clock de maior estabilidade do que a fornecida no backplane do chassi. Isso ajuda os mdulos PXI com maiores taxas de amostragem a
alinhar melhor suas amostras entre vrios instrumentos. Os circuitos eletrnicos de PLL do chassi PXI da National Instruments foram projetados para suprimir uma maior quantidade de rudo quando alinhados a uma referncia externa, permitindo uma transmisso mais limpa da fonte de clock de maior estabilidade. Nos chassis de outros fornecedores, dependendo do rudo de fase da fonte de clock exigido pela aplicao, talvez voc precise sincronizar o clock de referncia externo a cada mdulo individualmente, em vez de faz-lo para todo o sistema no backplane do chassi, o que resulta em um aumento da complexidade e custo do sistema. Acompanhe na figura 4.
Suporte ao monitoramento do sistema
Em aplicaes que exigem alta disponibilidade do sistema PXI, importante ser capaz de monitorar os diversos componentes do sistema. Com o software NI System Monitor, disponvel em muitos chassis PXI e PXI Express da National Instruments, voc pode monitorar os parmetros de operao dos chassis e
controladoras PXI de um sistema PXI por meio de uma API, tanto pelo software ANSI C quanto pelo NI LabVIEW. Com essa API gratuita, voc pode coletar os valores dos componentes de maneira programtica, dando-lhe tambm a liberdade de processar os valores necessrios para diagnosticar a integridade do sistema. O NI System Monitor monitora os seguintes parmetros: Temperatura de entrada no chassi; Temperatura de exausto no chassi; Velocidade da ventoinha no chassi; Integridade da ventoinha no chassi; Tenses da ventoinha no chassi; Informaes do chassi; Informaes da controladora; Utilizao da CPU; Utilizao da memria; Temperatura da CPU da controladora. Dessa maneira, voc ter tal flexibilidade no gerenciamento do sistema que poder monitorar os recursos do sistema enquanto desenvolve uma aplicao e, se necessrio, ampliar o desenvolvimento para ter maior estabilidade na operao dos recursos. Veja a figura 5. E
Instrumentao
Teste de semicondutores: Validao paramtrica DC de semicondutores com NI PXI

A validao de semicondutores geralmente segmentada em duas partes: estrutural e funcional. Este artigo discutir os componentes de hardware de um sistema de teste de validao paramtrica DC de semicondutores.
Guilherme Kenji Yamamoto Renan Machado de Azevedo Gustavo G. L. Peixinho National Instruments
s testes estruturais garantem que o chip foi construdo corretamente. Os testes funcionais determinam se o chip atende s especificaes do projeto e que funcionar corretamente no seu ambiente final. Os componentes de hardware listados neste documento podem ser usados para conduzir os testes estruturais para determinar os parmetros DC em um chip CMOS. Os projetos de referncia listados abaixo incluem descries detalhadas das instalaes de teste e tambm do cdigo-exemplo para realiz-lo. Os testes so realizados atravs do conhecimento dos circuitos internos do chip sob teste. O conjunto de referncia dos projetos nesta arquitetura foi escrito para um chip CMOS padro como mostrado a seguir. O teste de curto-circuito e circuito aberto, que normalmente o primeiro teste realizado, testa a continui-
dade polarizando os diodos de proteo no chip. Os testes de consumo de energia verificam a drenagem de corrente pelos circuitos internos do chip em uma variedade de estados lgicos. Finalmente, os testes de vazamento e limiar de tenso caracterizam o desempenho dos transistores de entrada e sada do chip, conforme mostra a figura 1.
O que PXI?
O PCI Extensions para Instrumentao (PXI) um robusto PC que oferece uma alta performance, soluo de implantao de baixo custo para medio e sistemas de automao. O PXI combina o barramento eltrico Peripheral Component Interconnect (PCI) com os robustos barramentos de sincronizao, como os mdulos me cnicos de embalagem Eurocard com o CompactPCI, e ainda acrescenta recursos especializados de software. O PXI tambm
F1. Circuitos internos de um chip CMOS. 18 I SABER ELETRNICA 472 I Agosto I 2013
adiciona recursos mecnicos, eltricos e ferramentas de software que complementam os sistemas de teste e medio, aquisio de dados e aplicaes de produo. Esses sistemas so aplicados em testes de fabricao militar e aeroespacial, monitoramento de mquinas, automotivos e testes industriais, como por exemplo, teste de semicondutores.
Arquitetura de Hardware
Os sistemas PXI so compostos por trs componentes bsicos: Chassi, Controlador e Mdulos de Perifricos. Veja a figura 2.
F2. A plataforma PXI possui uma arquitetura modular e escalvel.
As vantagens que a controladora embarcada oferece ao projeto

Com as controladoras embarcadas PXI da National Instruments, voc tem disposio uma soluo com computador embarcado de alto desempenho e tamanho compacto para o seu sistema de medio PXI. Essas controladoras embarcadas so fornecidas com recursos-padro, como E/S perifricas integradas, Microsoft Windows e todos os drivers de dispositivo j instalados.
Vantagens com relao a temporizao e sincronizao

Com temporizao e sincronizao compartilhada, voc pode melhorar consideravelmente a exatido das medies, aplicar esquemas avanados de trigger ou sincronizar vrios dispositivos de forma que eles atuem como um s em aplicaes com quantidades extremamente grandes de canais.
ments tem criado paradigmas, tecnologias e produtos inovadores para o mercado de teste, medio e controle. Conceitos como instrumentao virtual e projeto grfico de sistemas e tecnologias (entre eles PCI Express e FPGA) j ajudaram um nmero incontvel de engenheiros e cientistas a criar sistemas de alta capacidade e excelente custo-benefcio para aplicaes, tais como o teste automatizado da produo e sistemas de controle industrial com loop de controle de alta velocidade.
Componentes de hardware necessrios para o teste de semicondutores
Opes para um armazenamento de dados rpido e flexvel

A National Instruments oferece uma ampla linha de dispositivos de data streaming em alta velocidade, que inclui desde produtos portteis e de montagem em chassis at solues externas de montagem em rack, podendo ainda incluir recursos para atender s necessidades de aplicaes de maior complexidade, como a gravao e reproduo de RF e o streaming de FI ou banda-base.
A implementao do teste de circuito aberto e curto-circuito em semicondutores requer os dispositivos mostrados na tabela 1. A plataforma PXI adequada para a validao paramtrica DC de semicondutores. A sua ampla oferta de produtos (mais de 1500 produtos) e arquitetura modular adicionam escalabilidade e flexibilidade ao sistema. A incorporao de pontos de teste adicionais to fcil quanto adicionar um mdulo de switch em um slot disponvel. A reduo do tempo de teste tambm possvel por
Componente Chassi PXI Controladora PXI SMU Switch Digital de alta velocidade Cabo do switch Bloco terminal do switch Modelo PXI-1045 PXI-8105 PXI-4130 PXI-2535 PXI-6552 SHC68-68 TBX-68
meio da adio de instrumentos como, por exemplo, SMU ou um dispositivo digital de alta velocidade, alm da realizao de medies em paralelo. Esse sistema de teste de validao DC de semicondutores arquitetado usando o chassi de 18 slots PXI-1045 e a controladora embarcada dual core de 2.0 GHz PXI-8105. O chassi de 18 slots particularmente til na construo de um sistema de teste para validao de semicondutores, pois pode abranger diversos instrumentos, como placas de RF, digitalizadoras, geradoras de forma de onda arbitrria e produtos digitais de alta velocidade, que tambm esto disponveis no formato PXI. Esse sistema, que projetado para testar os parmetros DC em 128 pinos de um nico chip, usa trs componentes principais, a Source Measure Unit PXI4130, o analisador/gerador de forma de onda digital PXI-6552 e a matriz de chaveamento FET de 544 pontos de cruzamento PXI-2535. A placa PXI-4130 da National Ins truments uma Source-Measure Unit (SMU) programvel de alta potncia em um mdulo PXI de um nico slot 3U. A placa NI PXI-4130 tem um nico canal de SMU isolado que oferece uma
Lderes em inovao
Desde a introduo da plataforma PXI no mercado, em 1997, a National Instru-
Descrio Chassi PXI de 18 slots 3U com fonte de alimentao CA universal Controladora embarcada PXI Dual-core 2.0 GHz Source Measure Unit Matriz de chaveamento FET de 544 pontos de cruzamento Gerador/analisador de forma de onda digital de 100 MHz T1. Componentes de Cabo de 68 pinos VHDCI para SCSI hardware necessrios para Bloco terminal de 68 pinos externos teste de circuito aberto e curto-circuito em PXI. 2013 I Agosto I SABER ELETRNICA 472 I 19
Instrumentao
F3. Source Measure Unit PXI-4130.
F4. O gerador/analisador de forma de onda digital de 100 MHz PXI-6552.
F5. A matriz de chaveamento FET de 544 pontos de cruzamento PXI-2535.
sada de 20 V de quatro quadrantes e que incorpora sensoriamento remoto (4 fios). Esse canal capaz de fornecer at 40 W nos quadrantes I e III, e drenar at 3 W nos quadrantes II e IV. Com cinco faixas de corrente disponveis oferecendo resoluo de medio de 1 nA, essa fonte de preciso ideal para aplicaes que requerem varredura e fornecimento programtico, alm de medies de alta preciso, como aquelas necessrias para testes de validao de semicondutores. Observe a figura 3. A placa PXI-6552 da National Instruments um gerador/analisador de forma de onda digital de 100 MHz. Ela possui 20 canais com nveis de tenso programveis e controle de direo por ciclo de clock e por canal. O mdulo contm memria onboard com trigger e sequenciamento de padres. Ele usado para programar o chip CMOS para um estado conhecido. Atente para a figura 4. A placa matriz de chaveamento FET de alta densidade PXI-2535 da National Instruments possui 544 pontos de cruzamento em um formato compacto, de um slot 3U PXI. Ela configurada como uma matriz 4x136 de um fio. Devido ao fato da placa PXI-2535 usar a tecnologia de chaveamento com transistor de efeito de campo (FET), ela oferece benefcios nicos como tempo de vida mecnico ilimitado, conexes simultneas de pontos de cruzamento ilimitadas e velocidades de chaveamento de 50000 pontos de cruzamento por segundo. Essas caractersticas tornam este switch ideal para o teste de dispositivos produzidos em massa como chips semicondutores. Nesse sistema, a
placa PXI-2535 age como um front-end para a Source Measure Unit PXI-4130. Figura 5. Outros componentes importantes desse sistema de teste incluem cabos e blocos conectores que facilitam as conexes dos sinais ao switch. As conexes placa PXI-2535 podem ser feitas usando um bloco conector externo e cabos VHDCI. Os dois conectores de cima na matriz 4x136 PXI-2535 so usados para as conexes das 136 colunas. Voc precisar de dois cabos VHDCI e dois blocos terminais TBX-68
para poder fazer conexes a todas as 136 colunas. O conector de baixo, na esquerda, pode ser usado para conectar sinais s fileiras. Voc precisar de um cabo VHDCI e um bloco terminal TBX-68 para fazer essa conexo. Acompanhe na figura 6. O conector de baixo tambm fornece acesso s fileiras da matriz e facilita a expanso dela. A construo de grandes matrizes com a placa PXI-2535 muito simples e pode ser feita ligando os conectores de baixo de dois mdulos usando um cabo VHDCI. Veja a figura 7. E
F6. Conectando os sinais placa PXI-2535.
F7. Construindo uma matriz 4x272 com dois mdulos de matriz de FET PXI-2535.
Instrumentao
Desenvolvimento
BeagleBone Black
O BeagleBone Black um computador de arquitetura aberta de 1 GHz, pronto para uso, que est disponvel em BeagleBoard.org - uma comunidade iniciada por algumas pessoas interessadas em criar dispositivos incorporados(embedded), abertos e avanados.
Jason Kridner Gerente de arquitetura de software da Texas Instruments
ste artigo baseado em documentao de Jason Kridner, gerente de arquitetura de software da Texas Instruments. Foi escrito para aqueles desenvolvedores que costumeiramente possuem diversas placas de avaliao e kits para desenvolvimentos e com isto, podem rapidamente implementar suas ideias de novos produtos, ganhando um tempo precioso para o lanamento no mercado. H um ano, na edio N 462, a revista Saber Eletrnica publicou a matria BeagleBone: Placa de desenvolvimento de baixo custo apresentando esta plataforma de prototipagem open source de hardware aos desenvolvedores de lngua portuguesa, para criarem projetos inovadores. O sucesso foi to grande que, em pouco mais de um ms, tivemos mais de 400.000 downloads desta edio em nosso portal. Sua aplicao adequada para rede de robs autnomos sem fio, kits de educao eletrnica, sinalizao digital inteligente, dispositivos de jogos, automao residencial e muito mais. Veja a figura 1.
A BeagleBone Black a proposta de ltima gerao do BeagleBoard.org, que torna mais fcil a inovao para os desenvolvedores de todos os nveis de habilidade. Uma das melhores coisas a respeito do BeagleBone Black a experincia imediata. Os desenvolvedores tm tudo que precisam para tirar a placa da caixa e comearem a desenvolver em menos de cinco minutos. Podemos simplesmente conectar a placa no computador por meio do cabo USB (includo na caixa) e comear a desenvolver usando o navegador do Google Chrome. Depois que a BeagleBone Black for conectada, o PC reconhecer a placa e iniciar o processo com uma interface de desenvolvimento. Os usurios com experincia podero usar o cliente ssh baseado na Web para efetuar logon na placa e obter acesso a ferramentas de baixo nvel imediatamente. Novos desenvolvedores podem seguir o tutorial no navegador para saber a respeito dos recursos da placa atravs da biblioteca do JavaScript, bem como exa-
F1. A BeagleBone Black, proposta de ltima gerao do BeagleBone.org, torna fcil e divertida a inovao para desenvolvedores de todo os nveis de habilidade. 22 I SABER ELETRNICA 472 I Agosto I 2013
F2. A BeagleBone Black oferece alto desempenho e diversas opes de conectividade.
minar a biblioteca para desenvolver uma compreenso mais profunda dos sistemas Linux embedded . Depois que obter xito ao conectar novos hardwares de computao fsica para entender e controlar o mundo em volta, podero recortar e colar exemplos no IDE baseado na Web e em programas de arrastar e colar na pasta de execuo automtica.
rpido
A BeagleBone Black quebra os limites de velocidade dos computadores BeagleBoard antigos e executa duas vezes mais rpido a velocidade do concorrente mais prximo, graas ao poder do processador Sitara AM335x ARM Cortex-A8 da Texas Instruments (TI). Oferece cerca de 2.000 Dhrystone MIPS a 1 GHz, e alm de processar de forma mais rpida, apresenta MMC (eMMC) incorporado de 8 bits on-board para um armazenamento mais rpido e econmico. A placa tambm apresenta 512 megabytes de RAM DDR3L de baixo consumo, dobrando o tamanho e a velocidade da memria voltil, e garantindo a execuo mais rpida do software.
Interfaces perifricas de alta velocidade como USB, Ethernet e HDMI na BeagleBone Black, do tamanho de um carto de crdito, permitem praticamente que qualquer dispositivo perifrico seja conectado a esses computadores rpidos de baixo consumo. As interfaces de usurios aprimoradas facilitam a conexo com dispositivos como um teclado, mouse ou uma tela LCD HD. Observe a figura 2. A BeagleBone Black oferece alto desempenho e diversas opes de conectividade. Alm dos vrios dispositivos perifricos em circulao que so compatveis com as interfaces da BeagleBone Black, uma variedade de placas de plug-in denominadas capes esto disponveis para a comunidade. As capes podem ser adicionadas ao sistema, conectando uma ou mais capes em cabeotes de expanso da placa. At quatro capes podem ser empilhadas na parte superior para permitir que os fabricantes estendam a funcionalidade da placa e criem uma variedade ainda maior de projetos inovadores.
Fcil conexo
Os desenvolvedores podem criar prottipos dos sistemas com as impressoras 3D, um controlador de iluminao DMX, um contador Geiger, um submarino telerrobtico, telas de toque LCD, e muito mais, sem gastar tempo demasiado e energia ao integrar esses dispositivos perifricos. Essas capes tm fornecido projetos que so pura diverso, como uma cmera com um bigode, luzes de LED e sons, computadores pequenos com sensores que cabem na palma da mo e fantasias de super-heris em tempo real. Elas tambm forneceram projetos profissionais, como as impressoras 3D, robs autnomos subaquticos, aeronaves teleguiadas, sinalizao digital inteligente, domtica e muito mais. Mais de 30 capes esto disponveis hoje e muitas mais estaro disponveis no futuro. Muitas capes esto disponveis para expandir a funcionalidade do BeagleBone Black. Atente para a figura 3.
Cdigo-fonte aberto
Um benefcio adicional do BeagleBone Black que ele realmente oferece hardware e software com cdigo-fonte aberto.
Desenvolvimento
F3. Muitas capes esto disponveis para expandir a sua funcionalidade.
F4. A biblioteca BoneScript permite a simplicidade com o Arduno. 24 I SABER ELETRNICA 472 I Agosto I 2013
Todos os componentes da placa, como o processador Sitara AM335x da TI, esto disponveis comercialmente, mesmo em pequenas quantidades. Isso permite aos desenvolvedores irem alm da criao de prottipos e para o Kickstarter. Para acelerar o desenvolvimento e dar novo nimo ao processo de inovao, o BeagleBone Black vem pr-carregado com a distribuio ngstrm Linux e o IDE Cloud9 - um ambiente de desenvolvimento online para aplicativos Javascript baseados em Node.js, bem como HTML, CSS, PHP, Java, Ruby e outras 23 linguagens - em um eMMC. Isso tambm libera o slot do carto microSD da placa para o armazenamento adicional. O software Linux foi otimizado, permitindo que at os novos usurios do Linux incorporado desenvolvam solues criativas. Com um ecossistema que inclui livre acesso documentao, cdigo de exemplo e suporte recente para kernel Linux
F5. Cmera BeagleStache coloca bigode na pessoa.
F6. Ajuda a regular a temperatura da cerveja no projeto BeagleBone Beer.
para outras distribuies, como Ubuntu, Android e Fedora, o BeagleBone Black permite que os usurios com experincia criem prottipos funcionais do sistema mais rapidamente e forneam produtos inovadores para o mercado em pouco tempo. O suporte est disponvel nas comunidades TI, Linaro e Ubuntu e Yocto Project. Devido flexibilidade do kernel e do driver do BeagleBone Black, os novos hardwares e drivers podem ser integrados rpida e perfeitamente. A biblioteca BoneScript - inicialmente criada para o BeagleBone original - tambm compatvel com o BeagleBone Black. BoneScript uma biblioteca baseada em node.js e otimizada para computao fsica no Linux incorporado com suporte para o BeagleBone Black. Ela usa funes como Arduino escritas em JavaScript para simplificar tarefas de computao fsica. A biblioteca BoneScript permite que os desenvolvedores aproveitem totalmente o potencial do processador Sitara AM335x
de 1 GHz e a funcionalidade de alto nvel oferecida pelo Linux, enquanto simplifica e documenta a funcionalidade complexa do programador. O recurso de mensagens oferecido pela biblioteca node.js socket.io permite que os programas com JavaScript executados no navegador utilizem as funes da biblioteca BoneScript, oferecendo ambientes de tutoriais interativos para conhecer a biblioteca e como conectar vrios componentes de hardware de computao fsica. Acompanhe na figura 4. A biblioteca BoneScript permite simplicidade como o Arduino. Alm disso, o setor de TI criou o site www.arowboat.org para os desenvolvedores das plataformas do BeagleBoard.org e processadores ARM da TI. Os recursos do site se estendem aos recursos Android, incluindo o cdigo-fonte compartilhado. Com o Android, os desenvolvedores podem executar jogos, como o Fruit Ninja e o Angry Birds, bem como outros aplicativos Android.
Comunidade do cdigo-fonte aberto do BeagleBoard.org
O BeagleBoard.org a chave para desbloquear todo o potencial do BeagleBone Black. Trata-se de uma comunidade de cdigo-fonte aberto em grande expanso que torna fcil e divertido o processo de inovao e desenvolvimento, e algo de que os fabricantes do mundo todo querem fazer parte. Qualquer pessoa que deseje interagir com outros desenvolvedores para aprender, responder a perguntas e compartilhar ideias pode participar utilizando as mentes brilhantes e contribuies dos desenvolvedores do cdigo-fonte aberto. H fruns para desenvolvedores de todos os nveis de habilidade e experincia, desde estudantes at desenvolvedores profissionais. Verifique os fruns para ver se algum j respondeu sua pergunta. H tambm mais de 300 projetos registrados pelos desenvolvedores no beagleboard. org/project, muitos dos quais so projetos de cdigo-fonte aberto direcionados para o BeagleBone Black.
Desenvolvimento
Os desenvolvedores esto aceitando contribuies para expandir ou aprimorar seus projetos. Novos desenvolvedores podem descobrir informaes de contatos desses desenvolvedores por meio da pgina de registro de projetos e participando dos projetos existentes que os estimulam.
Projetos inovadores nas reas do BeagleBoard Black
A BeagleBone original estimula excelentes inovaes, como o submarino OpenROV - um rob de explorao e aventura subaqutica - e os Ninja Blocks - dispositivos pequenos que podem conectar, monitorar e controlar as portas, janelas e outros dispositivos em uma residncia para permitir que ela se torne uma verdadeira Internet das coisas. Com maior desempenho, mais funcionalidades e menor preo que o BeagleBone original, a BeagleBone Black tambm permitir uma tima variedade de desenvolvedores. Muitos projetos baseados no BeagleBone Black j foram desenvolvidos. O primeiro desses a cmera BeagleStache. A cmera captura a imagem de uma pessoa e adiciona um lindo bigode. A alegria normalmente toma conta! Figura 5. A BeagleBone Black ativa a cmera BeagleStache e coloca um lindo bigode na pessoa. A demonstrao do BeagleBone Beer ajuda a produo de cerveja, controlando o trocador de calor e a bomba de gua para manter a temperatura constante durante o processo de fermentao. necessrio manter essa temperatura constante durante a fermentao para evitar que surjam sabores indesejados na cerveja. Para manter a temperatura constante, uma bobina de metal por onde a gua correr inserida na cerveja. A gua corrente envolvida por uma troca de calor a fim de refrigerar a gua, conforme ela circula no sistema. O calor removido da cerveja por meio da bobina e, em seguida, removido da bobina atravs do trocador de calor de ar para lquido. Todo o sistema controlado pelo BeagleBone Black, que mede a temperatura da cerveja, controla o trocador de calor e a bomba de gua. Os dados so conectados
F7. O rob Spider-bot dana no ritmo graas ao BeogleBone Black.
ao banco de dados MySQL para que a temperatura possa ser acompanhada online. A temperatura desejada e as substituies manuais tambm podem ser controladas online por meio do servidor da Web instalado no BeagleBone Black. Veja na figura 6. O BeagleBone Black ajuda a regular a temperatura da cerveja no projeto do BeagleBone Beer. Outra iniciativa do projeto do BeagleBone Black o rob SpiderBot fabricado com uma impressora 3D baseada no BeagleBone. Esta impressora 3D foi criada usando a cape BeBoPr, que oferece todas as E/S (I/O) necessrias para controlar os componentes mecnicos da impressora 3D Mendel/ Reprap. O BeagleBone Black oferece a velocidade para aprimorar as rotinas de movimento da impressora, que cria todos os componentes do SpiderBot. Depois de montado, o SpiderBot poder danar em qualquer ritmo. Observe a figura 7. O rob SpiderBot dana com ritmo graas ao BeagleBone Black. Com o crescimento da popularidade das impressoras 3D, provvel que muito mais impressoras 3D sejam fornecidas pelo BeagleBone Black no futuro. Uma desvantagem ao criar sua prpria impressora 3D, at hoje, que voc pre-
cisa ter um laptop ou outro computador dedicado impressora, uma vez que ela consome muitos recursos. O BeagleBone Black, que oferece 1 GHz de desempenho de processamento e 512 MB de memria DDR, permite que os projetos sejam processados on-board sem a necessidade de outro computador. Ao conectar o BeagleBone Black a um BeBoPr ou placa de plug-in cape Replicape, os desenvolvedores podem criar de forma rpida e fcil suas prprias estaes da impressora 3D. O co-processador grfico 3D integrado permite que a placa fornea perspectivas dinmicas de pr-visualizao. Uma vez que a BeagleBone Black tem Ethernet, a placa tambm poder interagir de forma fcil e direta com os servidores Web, como o Thingiverse, ou com redes de amigos no trabalho para compartilhar projetos. Esses esto entre os primeiros projetos a serem desenvolvidos no BeagleBone Black. Falta conhecer as incrveis inovaes que sero criadas nessa plataforma. A BeagleBone Black j est venda no mercado e mais de mil so enviadas diariamente para os clientes. Se deseja saber mais sobre a nova BeagleBone Black e tudo que pode ser feito, visite o site www. beagleboard.org para obter as informaes mais recentes. E
Desenvolvimento
Aplicando o MOSFET
Este artigo d continuidade ao desenvolvimento da anlise do MOSFET abordando suas principais caractersticas em diversas situaes. Alm disso, ele desvenda as principais causas e natureza do problema abordado, possibilitando a preveno e meios de evit-lo.
Tiago Almeida de Oliveira Mrio Marcos de Brito Horta Arlete Vieira da Silva
Par Finate l
de forma a reduzir indutncias e capacitncias parasitas em dispositivos eletrnicos

Resultados e Discusso
Nesta discusso foram enfatizados os efeitos da indutncia parasita em circuitos lgicos digitais. Assim, supondo-se que temos o circuito da figura 1 onde h um inversor e um longo caminho na conexo entre a sada vo e o dreno do MOSFET figura 1a. Dessa forma, esta conexo grande o suficiente para ser modelado por um indutor conforme mostra a figura 1b e ter-se seu circuito eltrico equivalente representado na figura 1c. Ento, supondo-se uma entrada em degrau 0 Vs neste circuito no instante to = 0 s, em que o indutor estaria carregado e como a chave est aberta no haveria meios de se descarregar a energia armazenada no indutor e se em algum momento esta chave fechasse (a entrada retornasse a 0 V), o circuito digital poderia ser seriamente danificado pela descarga desta energia armazenada. Analisando a figura 1 percebe-se que se deve, em circuitos lgicos digitais, evitar conexes que possam ocasionar indutncias parasitas, sob pena de danificar o MOSFET com Foras Eletromotrizes Induzidas.
Equacionando delays em chaveamento e escolhendo o MOSFET correto para frequncia de operao

O principal objetivo deste tpico foi demonstrar os parmetros que envolvem os delays (atrasos de propagao) em chaveamentos com MOSFET e chegar aos principais fundamentos que devem ser observados em projeto a fim de se minimizar ao mximo os fenmenos que ocasionam atrasos nestas comutaes, e se escolher o MOSFET correto para a frequncia de operao de forma que os atrasos de propagao sejam desprezveis. Assim, retomando o exemplo de discusso: dois inversores em cascata na figura 6 (apresentada no outro artigo). Deve-se, ento calcular o atraso de propagao tpd, 01 (relativo ao delay nos terminais de sada de um inversor quando em seus terminais h uma subida dos nveis lgicos de 0 para 1) e tpd, 01 (relativo ao delay nos terminais de sada de um inversor quando em seus terminais h uma descida dos nveis lgicos de 1 para 0). O atraso de propagao tpd resulta de uma quantidade finita de tempo em que nos terminais de sada demora entre
F1. Circuito Inversor com Indutncia parasita. 28 I SABER ELETRNICA 472 I Agosto I 2013
um nvel de tenso lgico e o outro. E a transio demorada entre estes nveis atribuda aos efeitos da constante de tempo RC. Portanto, a anlise deste circuito inversor se d em duas situaes: quando aplicada nos terminais de entrada uma tenso vIN 1 maior ou igual a vr (tenso limiar, que a diferena de potencial mnima aplicada na porta do MOSFET Intensificao para que haja uma conduo entre a Fonte e o Dreno) e quando vIN menor que vr. 1 Assim, na primeira situao tem-se o primeiro inversor em seu estado ligado e na sada vOUT 1 uma tenso referente ao nvel lgico 0, e na segunda situao tem-se o primeiro inversor em seu estado desligado e na sada vOUT 1 uma tenso referente ao nvel lgico 1. Os circuitos RC equivalentes destas duas situaes esto representados na figura 2, na qual est includo um resistor de carga RL e o resistor RON - que uma representao da pequena resistncia relativa entre o Dreno e a Fonte, quando o MOSFET est em seu estado Ligado, uma fonte VS e um modelamento da capacitncia CGS na porta dos inversores. Desta forma, para que o dado circuito tenha um comportamento esperado, duas condies devem ser satisfeitas. A primeira que RON >> RL para que v OUT1 seja um valor pequeno o suficiente para que quando o inversor estiver em seu estado ligado, ele assuma o estado lgico 0 (baixo), e a segunda que a constante de tempo RC tem que ser muito menor que o perodo do chaveamento para que no haja grandes atrasos de propagao. Assim, ao se enfatizar na primeira situao da figura 2, cujo v IN 1 vr, no circuito dentro da caixa pontilhada desta figura e em sua resposta vOUT 1 tem-se o circuito equivalente da figura 3 com os teoremas de Norton e Thevenin permitindo, portanto, analisar quantitativamente o problema como um circuito RC de primeira ordem. Desta forma, continuando a anlise, ao se considerar a segunda situao da figura 2, onde no v IN 1 < vr circuito dentro da caixa pontilhada desta figura e em sua resposta vOUT 1 tem-se o circuito equivalente da figura 4. Portanto, pode-se fazer uma anlise quantitativa como um circuito RC de primeira ordem.
F2. Modelo de circuito RC de dois inversores em cascata a) com vIN 1 vr e b) vIN 1 < vr.
F3. Circuito RC equivalente da resposta de dois inversores em cascata quando.
Este clculo se aplica quando vIN 1 vr, tendo, portanto, seu circuito equivalente de acordo com a figura 3. E assume-se para o restante do clculo que o nvel de tenso lgico equivalente ao 0 mximo vOL 1volt e que o nvel de tenso equivalente ao 1 mnimo vOH 4 volts, Ron 1 k, a tenso limiar vT 1 volt, o resistor de carga RL 10 k e a tenso CC VS 5 volts. Assim, considerando este circuito em regime permanente, o capacitor CGS2 estar carregado com sua tenso em 5 V. Ento, precisa-se calcular tpd, 01 que o tempo necessrio para que a tenso
Calculando tpd, 01
F4. Circuito RC equivalente da resposta de dois inversores em cascata quando vIN 1 < vr. 2013 I Agosto I SABER ELETRNICA 472 I 29
Desenvolvimento
Assim, quando a entrada v IN 1 vai para o nvel lgico 0, o capacitor CGS2 j estava carregado com uma tenso VCO que determinada pela equao:
F5. Conexo de dois inversores em cascata.
F6. Conexo de dois inversores em cascata com Indutncia e Capacitncia Parasitas.
O objetivo aqui foi verificar o tempo gasto para que a tenso no capacitor se eleve at VOH = 4 volts. Assim, novamente utilizando a equao 9 do artigo anterior, o resultado est representado na seguinte equao.
Logo, para esta equao satisfazer o objetivo, tem-se:
F7. Circuito Equivalente em inversores com capacitncia e indutncia parasitas.
Que aps isolar o t, resulta em:
caia de 5 para 1 volt. Assim, fazendo esta anlise a partir da equao 9 (do artigo anterior) e a figura 3 (deste artigo) tem-se a seguinte equao:
Tem-se a equao abaixo.
Como o objetivo saber o atraso de propagao tpd, 01, a equao acima deve satisfazer a condio proposta na prxima equao.
Agora, supondo-se que CGS2 = 100 fF, encontra-se a equao:
Cujo resultado representado por: t > -10 x 103 x 100 x 10-15 ln(11/50) Encontrando-se o valor de atraso de propagao: tpd ,1 O = 1,5141 ns
Calculando tpd
Aps isolar o t, resulta na equao:
Assim, tem-se o clculo e resultado do tempo de atraso de propagao tpd, 01. tpd, 01 = 0,1928 ns
Calculando tpd, 01
Como
Este clculo se aplica quando vIN 1 < vT, tendo, portanto, seu circuito equivalente de acordo com a figura 4. E, como assume-se que para o restante do clculo o nvel de tenso lgico equivalente ao 0 mximo vOL 1volt, e que o nvel de tenso equivalente ao 1 mnimo vOH 4 volts, RON 1 k, a tenso limiar vT 1volt, o resistor de carga RL 10 k e a tenso CC VS 5 volts.
Segundo Argawal e Lang (2005), o atraso de propagao da porta tpd o maior valor entre os delays de subida e descida, sendo representado por: tpd = max(tpd, O 1 ,tpd, 1O) Portanto, neste exemplo tpd = 1,5141ns. Aps os clculos de atraso de propagao, quando o nvel lgico de entrada alto e baixo, e posteriormente, calculando o maior delay entre estes se chegou a duas consideraes. A primeira considerao consiste em que o perodo de chaveamento T o inverso de sua frequncia f. Portanto, suponha-se que o mximo de delay tolervel seja de 10%. Assim, pode-se mensurar a mxima frequncia de processamento que este MOSFET pode ser submetido, de acordo com a equao: 0,1T > tPD = 1,5141 x 10-9 s
Sintetizando esta equao tem-se: T > 0,15141ns. Portanto: f max 6,6 GHz Esta frequncia aplicvel maioria das frequncias utilizadas na atualidade. A segunda considerao se faz ao verificar o tempo de atraso de propagao, onde se conclui que tPD RL CGS 2. Sendo, XT > tpd RL CGS. Pode-se entender que:
F8. Circuito equivalente de dois inversores em cascata.
Portanto, a equao abaixo resulta em uma funo onde se pode escolher o MOSFET de acordo com frequncia de processamento adequada e por meio da capacitncia C GS 2 que tambm especificada em Folha de Dados do fabricante.
Onde CGS (MAX) a capacitncia mxima aceitvel, X a tolerncia mxima de delay, f a frequncia de chaveamento e RL a resistncia da carga. A importncia da expresso grande, pois pode auxiliar qual MOSFET deve ser escolhido de acordo com sua frequncia de trabalho.
F9. Circuito equivalente de dois inversores em cascata.
F10. Diviso de VTH em duas fontes.
Equacionando os efeitos de circuitos de 2 ordem em circuitos lgicos

O objetivo deste tpico foi demonstrar os efeitos de sistemas de 2 ordem em circuitos lgicos, enfatizando a importncia de se prevenir este fenmeno. Assim, a Capacitncia e Indutncia Parasitas em Chaveamentos com MOSFET, e o exemplo de dois inversores em cascata representado na figura 5, supe-se, ento, que a capacitncia de entrada CGS passa a ser significativa neste exemplo e que na ligao entre a sada do primeiro inversor e a entrada do segundo inversor seja suficiente para se considerar uma indutncia parasita. Nessa situao tem-se, portanto, uma Indutncia e Capacitncia Parasitas, fazendo com que o circuito se comporte como um circuito de segunda ordem.
A figura 6 ilustra os inversores com capacitncia e indutncia parasitas enquanto que a figura 7 mostra o circuito eltrico equivalente nesta situao. Assim, para a figura 7, se tem os seguintes valores: RL = 900 RON = 100 VS = 5 V CGS 2 = 0,1 pF L1 = 100 nH vc = vin2 Supe-se uma entrada na forma de uma onda quadrada entre 0 e 5 V. Tm-se, ento, dois circuitos eltricos equivalentes: circuito eltrico relativo ao transiente de descida (entrada em 0 V) e o relativo ao tempo de subida (entrada em 5 V). Desta forma, para a primeira situao espera-se um circuito equivalente semelhante ao da figura 8a e para o segundo caso espera-se um circuito equivalente da figura 8b. Assim sendo, para as duas situaes da figura 8 tm-se dois circuitos equivalentes de Thevenin distintos. Contudo, para os
dois casos tem-se um modelamento de circuito semelhante ao da figura 9, que representa um circuito RLC de segunda ordem. Portanto, como um circuito que possui duas fontes de armazenamento de energia, um indutor e um capacitor, deve ser analisado como um circuito de segunda ordem. As duas complicaes que o exemplo da figura apresenta que, primeiramente, apresenta valores de RTH diferentes para valores de transiente de subida e de descida e, em segundo lugar, tambm apresenta valores de VTH no variando para 0 V, mas 0,5V. Para simplificar os clculos, pode-se dividir VTH em duas partes. Como VTH varia entre 0,5 V e 5 V, pode-se dizer que em VTH tem uma parte constante que permanece em 0,5 V e outra que varia entre 0 e 4,5 V. O motivo que torna possvel esta diviso que o circuito da figura linear. Assim, chama-se a primeira de VTH que permanece em 0,5V de -VTH e a parte que varia de ~VTH . Esta diviso ilustrada na figura 10.
Desenvolvimento
Como <0, o circuito subamortecido e, ento, a resposta devido a componente variante de VTH, ~vc e ~iL ter a seguinte resposta:
F11. Resposta de transiente de descida com Repique.
A resposta total vc do circuito, somando componente variante e constante do circuito, representada nos seguintes resultados e ilustrada na figura 11.
Transiente de subida
Nesta situao, tem-se uma resposta de um circuito de segunda ordem onde se admite que VTH permanece em 0,5 V por um longo tempo, desde que o capacitor e o indutor, respectivamente, se comportem como um circuito aberto e um curto-circuito depois de um longo perodo de tempo e a sada vc 0,5 V e iL 0 A. Portanto, para a componente variante de VTH tem-se como resultado:
F12. Resposta de Transiente de Subida.
Transiente de descida
Nesta situao, tem-se uma resposta natural de um circuito de segunda ordem onde se admite que V TH permaneceu 5 V por um longo tempo, desde que o capacitor e o indutor, respectivamente, se comportam como um circuito aberto e um curto-circuito depois de um longo perodo de tempo e a sada vc 5 V e iL = 0 A. Portanto, para a componente variante de VTH tem-se as equaes a seguir:
Assim, tambm se podem determinar os outros parmetros para definir o comportamento da resposta vc do circuito, que ser subamortecido, superamortecido ou criticamente amortecido atravs das prximas equaes.
Assim, tambm se podem determinar os outros parmetros para definir o comportamento da resposta vc do circuito e ser subamortecido, superamortecido ou criticamente amortecido.
Como <0, o circuito subamortecido e, ento, a resposta devido a componente variante de VTH, e ~vc ~iL ter a seguinte resposta:
A resposta total vc do circuito, somando a componente variante e constante do circuito tem como resultado os dados a seguir, sendo ilustrada na figura 12.
F13. Diagrama de Circuitos de Experimento prtico.
Aps os clculos de transientes de subida e de descida, verificou-se que os efeitos de circuitos de segunda ordem em circuitos lgicos podem ser muito prejudiciais. Pois, ao analisar a figura 11, percebe-se que os nveis lgicos de sada podem variar uma srie de vezes entre 0 e 1 num mesmo perodo onde deveria haver estabilidade e o atraso de propagao tambm existe. Assim, tm-se dois srios problemas: o atraso e o chamado repique, que o efeito de resposta subamortecida na sada do circuito lgico. Pode-se perceber tambm que a situao mais crtica no transiente de descida. Mas isto esperado, pois no circuito equivalente deste caso tem uma resistncia equivalente RTH dez vezes menor que o transiente de subida e como esta resistncia o elemento dissipativo da energia armazenada no indutor e capacitor. Ou seja, quanto menor esta resistncia, maior ser o efeito subamortecido e o valor de Q (que o nmero de oscilaes que ocorre no circuito antes da resposta se estabilizar) na sada vc do circuito. Este valor de RTH alto, pois o ideal era que este valor fosse zero para se ter uma sada em 0 V nesta situao. O valor de RTH no MOSFET 2SK2043 de, no mximo, 4,3 . Este no circuito acima seria desastroso, aumentando em muito o valor de Q e o efeito do subamortecimento. Assim, deve-se evitar ao mximo, capacitncia e
indutncia parasitas em circuitos lgicos. Outra possvel soluo detectada que em uma situao que fosse impossvel se evitar este fenmeno seria a aplicao de filtros RC para se eliminar os efeitos da resposta subamortecida.
Teste prtico: apurando o atraso de propagao

No dia 19/04/2013, no laboratrio de Circuitos Eltricos do UNI-BH, foram realizados experimentos prticos para apurar o atraso de propagao (delay) em chaveamentos com MOSFET. Alm disso, verificou-se a eficincia da equao 12, que pode ser usada no dimensionamento do MOSFET adequado de acordo com frequncia de operao e a tolerncia de delay aceitvel. Os materiais utilizados no experimento foram: 1 Transistor MOSFET 2SK2129; 1 Transistor MOSFET 2SK2043; 1 Resistor 10 k; 2 Resistores 5 k; 1 Osciloscpio TEKTRONIX; 1 Fonte Vcc; 1 Gerador de Sinais; 1 Protoboard; e 1 Multmetro FLUKE. O presente experimento trata-se de dois inversores em cascata com cargas de 10 k, 15 k e 20 k . Na entrada do primeiro inversor tem-se uma entrada em onda quadrada que varia entre 0 e 10 V. Tem-se, tambm uma fonte Vcc de 10 V e a capacitncia de entrada do MOSFET 2SK2129 (do segundo inversor) de 730 pF. O diagrama deste circuito demonstrado na figura 13. Foram testadas cargas com valores de 10 k, 15 k e 20 k a fim de se verificar
os atrasos obtidos com cada uma delas. A figura 14 mostra o circuito da figura 13 montado em laboratrio. O objetivo primordial desta prtica consistiu em verificar a eficincia e viabilidade prtica da equao 12. Assim, no primeiro clculo foi verificada a frequncia de operao no Transistor MOSFET para que se tenha um atraso de propagao de no mximo 10% do perodo de chaveamento. Desta forma, tm-se os seguintes valores: X = 0,1 CGS = 730 pF RL = 10 k Realizando os clculos por meio da equao 12 tem-se como resultado:
Assim, tambm se pode calcular a mxima frequncia de operao para RL = 15 k e RL = 20 k , que resultam respectivamente em: f (15 k) 9,13 kHz; f (20 k) 6,85 kHz Analisando os resultados para uma carga RL = 10 k obteve-se as curvas das figuras 15, 16, 17 e 18 relativas, respectivamente, as frequncias de 5 kHz, 10 kHz, 15 kHz e 53 kHz. Nessas figuras, a curva na parte de cima do osciloscpio diz respeito tenso de entrada, enquanto a de baixo diz respeito curva de sada. Pode-se observar o atraso de propagao progressivo de acordo com o aumento de frequncia. Para cargas de 15 k e 20
Desenvolvimento
k obteve-se curva semelhante figura 17, com frequncias de 10 kHz e 7,5 kHz, respectivamente. Analisando os resultados obtidos confirmou-se a veracidade da equao 12, pois para frequncia de 13,7 kHz esperava-se um atraso de 10% em relao ao perodo da onda de entrada, enquanto na figura 17, se apresentou uma sada relativa a uma frequncia de 15 kHz com uma inclinao relativa ao atraso de propagao esperado. Outras observaes tambm so interessantes. O atraso de propagao progressivo evidenciou a capacitncia parasita na entrada do MOSFET 2SK2129. E os resultados obtidos para cargas de 15 k e 20 k indicaram que o delay depende apenas da carga, pois a capacitncia de entrada no MOSFET no varia. foram feitos experimentos prticos, onde se obteve resultados aceitveis. J a Indutncia Parasita pode ser minimizada de acordo com as conexes realizadas entre circuitos lgicos. Assim, foi demonstrado que h necessidade de se aperfeioar ao mximo estas conexes para se evitar a indutncia parasita, pois esta pode danificar o circuito pela energia potencial magntica armazenada. No caso em que se tem a Capacitncia e Indutncia Parasitas em um mesmo circuito lgico, o mesmo est sujeito a sofrer fenmenos de repique ocasionando erros nos nveis lgicos e atrasos de propagao. Deve-se, tambm, otimizar ao mximo as conexes de dispositivos eletrnicos para se inibir a ocorrncia deste fenmeno. Mas, uma vez que no se consiga evitar, se devem procurar outras solues e uma delas a utilizao de Filtros LC, onde se atenua sinais de repique com frequncias superiores a de operao. Portanto, conclui-se que conhecer os fenmenos que envolvem o uso do MOSFET em comutaes muito importante. Pois, a partir dos estudos e experimentos demonstrados neste trabalho constatou-se que, se no tratados os efeitos da Capacitncia e Indutncia Parasitas, o desempenho dos circuitos lgicos pode ser comprometido. E
Concluso
Foram abordados aspectos e fenmenos que envolvem a utilizao do MOSFET em chaveamentos de frequncias diversas. E dentre estes fenmenos, se analisou, de uma forma profunda, a Capacitncia e Indutncia Parasitas nestas comutaes. Investigou-se seus efeitos negativos atravs pesquisas bibliogrficas e experimentos prticos, culminando-se em um modelamento matemtico e em diagrama de circuitos eltricos que representaram o problema a fim de trat-lo e de investigar suas solues atravs da anlise de circuitos RC, RL (ambos, circuitos de primeira ordem) e RLC (circuitos de segunda ordem). No que diz respeito Capacitncia Parasita, no h como retir-la da entrada do transistor MOSFET, pois este transistor de Efeito de Campo FET, logo essa capacitncia em sua entrada um parmetro fundamental para seu funcionamento. Assim, o que se pode fazer conhecer os fundamentos que a envolvem para se escolher o MOSFET com capacitncia de entrada adequada para determinada frequncia de operao. Esta equao foi muito til, pois se conseguiu dimensionar o MOSFET adequado a partir da carga , RL da frequncia de operao f e da tolerncia de atraso de propagao aceitvel X. Assim, esta equao passou a ser um resultado relevante neste trabalho e para sua veracidade
F14. Dois inversores em cascata: experimento prtico.
F15. Resposta do circuito inversor a uma frequncia de 5 kHz.
Componentes
Gerao de Onda Senoidal

com o DDS AD9835
Veja, neste artigo, a aplicao de um gerador de onda senoidal com o circuito integrado AD9835 a partir da tecnologia DDS.
Vitor Amadeu Souza vitor@cerne-tec.com.br
ara demonstrar o funcionamento do experimento foi utilizado o kit didtico Cerne DDS, que mostrado na figura 1.
O DDS AD9835
Um DDS (Direct Digital Synthesis) corresponde a uma tecnologia de sintetizador de frequncias usado para gerar sinais atravs de uma frequncia de referncia. Diversas aplicaes podem ser utilizadas com ele, tais como geradores de sinal, osciladores locais, geradores de funo, moduladores, sintetizadores de som e PLL (Phase Locked Loop). Diversos chips que esto disponveis no mercado implementam esta tecnologia, porm neste artigo o modelo adotado o AD9835 da Analog Devices. Este componente permite gerar sinais senoidais entre 0 MHz e 10 MHz e possui uma porta de comunicao SPI de forma que um microcontrolador possa controlar o seu funcionamento. A pinagem deste componente apresentada na figura 2. Suas principais caractersticas esto descritas na tabela 1. Aplicaes tpicas que fazem uso deste componente esto presentes em geradores de funo, onde a frequncia de sada pode ser ajustada atravs de chaves seletoras, por exemplo. A tabela 2 descreve o funcionamento da pinagem do AD9835. O oscilador utilizado tem a aparncia da figura 3, na qual diversas frequncias podero ser utilizadas at o limite de 50 MHz.
F1. Kit Didtico Cerne DDS. Caractersticas Pode gerar sinais senoidais de at 10 MHz Alimentao de 5 V Resoluo de 10 bits Faixa de operao de -40C a 85C T1. PrinciEncapsulamento de 16 pinos TSSOP pais caractersticas.
F2. Pinagem de um AD9835.
F3. Aspecto do oscilador com sada digital 2013 I Agosto I SABER ELETRNICA 472 I 35
Componentes
Eles so alimentados normalmente em 5 V e possuem o pino de sada com a frequncia especificada para o mesmo. Na experincia proposta neste artigo, a frequncia usada foi de 10 MHz. A gerao do sinal senoidal ser proporcional ao clock de entrada, sendo cinco vezes menor. Ao usar um clock de 50 MHz, o AD9835 poder gerar um sinal senoidal de at 10 MHz. No nosso caso que emprega uma frequncia de entrada de 10 MHz, a frequncia senoidal mxima ser de 2 MHz.
Esquema eltrico
O hardware bsico para o funcionamento do AD9835 pode ser visualizado na figura 4. Os pinos que fazem a comunicao com o microcontrolador so os pinos SCLK, SDATA e CS (FSYNC). No pino IOUT, ou seja, no pino 14, teremos a sada do sinal senoidal onde poderemos acoplar um AOP (amplificador operacional) com ganho determinado para aumentar o sinal de sada. Os outros pinos sero adotados para alimentar o DDS e conectar resistores e capacitores que o mesmo precisa para funcionar. Acompanhe nas prximas figuras alguns sinais retirados em diversas frequncias do sinal de sada do DDS atravs de um osciloscpio: a figura 5 mostra um sinal de 1 MHz obtido na sada do DDS. J a figura 6 ilustra um sinal com frequncia de 500 kHz. A figura 7 apresenta o hardware do microcontrolador que ficar conectado ao AD9835. A ideia do exemplo proposto ser de gerar duas frequncias, neste caso de 500 kHz e 1 MHz de acordo com o boto que estiver pressionado (note que no esquema h dois botes). Para isso, assim que um dos botes for pressionado, ser enviado um comando para o AD9835 de modo a ajustar sua frequncia de sada.
F4. Esquema de conexo do AD9835. Pino 1 FS ADJUST 2 REFIN 3 REFOUT 4 DVDD 5 DGND 6 Entrada de Clock 7 SCLK 8 SDATA 9 FSYNC 10 FSELECT 11 PSEL1 12 PSEL0 13 AGND 14 IOUT 15 AVDD 16 COMP Funo Determinar a tenso de sada do DAC. Tipicamente, um resistor de 3,9 k ligado em srie para GND. Pino de entrada de referncia. Tipicamente, este pino fica conectado ao pino REFOUT. Pino de sada de referncia. Tipicamente, este pino fica conectado ao pino REFIN com um capacitor de 10 nF em srie para GND. Entrada de alimentao de 5 V com capacitor de 100 nF conectado a GND. Entrada de GND. Atravs deste pino iremos conectar uma fonte de clock de at 50 MHz que determinar a mxima frequncia de operao do DDS. Entrada de clock da comunicao serial, onde cada bit transmitido na borda de descida de SCLK. Pino de entrada de dados. o pino de seleo da comunicao, ou seja, sempre que quisermos transmitir uma informao deveremos deix-lo em nvel baixo. Entrada de seleo de frequncia. Tipicamente este pino fica conectado a GND. Pino de seleo de frequncia. Tipicamente este pino fica conectado a GND. Pino de seleo de frequncia. Tipicamente este pino fica conectado a GND. Entrada de GND. Sada de sinal senoidal. Como a sada de corrente, devemos conectar um resistor tipicamente de 300 e um capacitor de 50 pF a este pino - ambos ligados a GND. Entrada de alimentao de 5 V. Pino de compensao. Capacitor de 10 nF fica conectado a 5 V. T2. Funcionamento da pinagem. T3. Composio de 32 bits.
Fluxograma
O fluxograma com o algoritmo para este experimento pode ser visto na figura 8.
Palavra de 32 bits Byte MSBH
Byte MSBL
Byte LSBH
Byte LSBL
Comandos do DDS
Conforme informado, a frequncia mxima que o AD9835 ir gerar nesta aplicao ser de 2 MHz, j que o clock utilizado no mesmo de 10 MHz. H um
Palavra de 32 bits Byte MSBH 0x3F
Byte MSBL 0xFF
Byte LSBH 0xFF
Byte LSBL 0xFF T4. Organizao de 32 bits.
registrador de 32 bits que permite configurar a frequncia na qual o AD9835 ir gerar. Desta forma, para encontrarmos o valor a ser carregado no registrador de 32 bits com a frequncia a ser ajustada no DDS, deveremos recorrer ao clculo apresentado a seguir:
Onde 0xFFFFFFFF refere-se ao valor de 32 bits, fDES a frequncia desejada e fMAX a frequncia mxima em que o DDS est funcionando (no nosso caso 2 MHz ou 2x106 Hz). Digamos que a frequncia esperada no DDS seja de 1 MHz, neste caso o valor a ser configurado no mesmo seria:
F5. Sinal senoidal de 1 MHz.
Como o esperado gerar frequncias de 500 kHz e 1 MHz, os valores a serem carregados so 0x3 FFFFFFF e 0x7 FFFFFFF respectivamente. Um valor de 32 bits composto por 4 de 8 bits separadamente, como est indicado na tabela 3. Ou seja, o valor referente a 500 kHz (0x3 FFFFFFF) poderia ser organizado de acordo com a tabela 4. Esta anlise importante, pois precisaremos enviar 4 bytes, cada um com o respectivo byte da palavra de 32 bits para configurarmos a frequncia de sada do AD9835. Iremos utilizar o registrador de sada FREQ0 (interno ao AD9835) onde os bytes MSBH, MSBL, LSBH e LSBL esto alocados nos endereos vistos na tabela 5. H tambm 4 bits de comando que permitem escrever nestes registradores. No momento, estamos interessados apenas em 2, que so os apresentados na tabela 6. Desta forma, a palavra de 16 bits utilizada para atualizar o registrador de frequncia ser organizada da maneira apresentada na tabela 7. Sempre que formos atualizar o registrador MSBH ou LSBH, iremos utilizar o comando 0011 que atualizar
F6. Sinal senoidal de 500 kHz. FREQ0 Nome MSBH MSBL LSBH LSBL
Endereo em binrio 0011 0010 0001 0000
T5. Endereos dos registradores.
Comandos Nome Escrita de 8 bits no registrador buffer Escrita de 16 bits no registrador buffer
Comando em binrio 0011 0010
T6. Endereos de escrita.
Componentes
apenas o buffer, ao passo que quando formos atualizar o registrador MSBL ou LSBL, usaremos o comando 0010 que permitir escrever os 16 bits referentes aos dados recebidos e os que esto no buffer no registrador FREQ0. Alm destes registradores, temos um registrador adicional que permite fazer o controle do modo de operao do AD9835 e ser empregado ao carregar uma nova frequ-
Box 1: Cdigo-fonte principal #include var.h #define BT1 PORTA.RA0 #define BT2 PORTA.RA1 void main (void) { dds_inic(); //Inicializa DDS while(1) { if(BT1==0) //Boto pressionado? { set_dds(0x7FFFFFFF); //Seta DDS para 1 MHz while(BT1==0); //Aguarda soltar o boto } if(BT2==0) //Boto pressionado? { set_dds(0x3FFFFFFF); //Seta DDS para 500 kHz while(BT2==0); //Aguarda soltar o boto } } }
F8. Fluxograma do experimento. Palavra de 16 bits 4 bits de comando 4 bits de endereo FREQ0 8 bits referentes a frequncia a ser ajustada (MSBH, MSBL, LSBH e LSBL). T7. Formatao do registrador para atualizar o DDS. F7. Hardware de conexo do microcontrolador.
Registrador de Power Down, Reset e Limpeza D15 D14 D13 1 1 SLEEP
D12 RESET
D11 CLR
10-0 0
T8. Registrador de controle.
ncia no mesmo. Na tabela 8 observa-se o registrador de controle de Power Down, Reset e Limpeza do componente. Os bits D15 e D14 ficam em 1 para identificar o comando. O bit D13 tem a funo de SLEEP, ou seja, quando ficar em 1 o chip estar desligado enquanto quando estiver em 0 ele estar ligado (em operao). Quando atualizar uma nova frequncia no AD9835, desligue-o nesse instante e em seguida volte a lig-lo. O bit RESET permite resetar o acumulador de fase quando estiver em 1, e o bit CLR caso esteja em 1 reinicializa o sincronismo do CI. Os bits de 10 a 0 no so utilizados, ficando assim em 0. Desta forma, antes de atualizar a frequncia preciso enviar esta palavra de configurao com os bits de SLEEP, RESET e CLR em 1, e ao trmino da atualizao mandar a mesma palavra, porm, com os mesmos bits em 0.
Box 2: Cdigo-fonte do DDS #include var.h #define SCLK #define SDATA #define CS void dds_inic(void) { CS=1; SCLK=1; SDATA=1; TRISB.F5=0; TRISB.F4=0; TRISB.F3=0; ADCON1=7; } PORTB.RB5 PORTB.RB4 PORTB.RB3 // Pino de SCLK // Pino de MOSI // Pino de HOLD
//Desliga o AD
void set_dds(unsigned long dado) { envia_dds(0xF800); envia_dds(0x3300 | ((dado>>24)&0xFF)); envia_dds(0x2200 | ((dado>>16)&0xFF)); envia_dds(0x3100 | ((dado>>8)&0xFF)); envia_dds(0x2000 | (dado&0xFF)); envia_dds(0xC000); } void envia_dds(unsigned int dado) { unsigned int aux=0x8000; CS=0; delay_us(10); do { if(aux & dado) SDATA=1; else SDATA=0; delay_us(1); SCLK=0; delay_us(1); SCLK=1; delay_us(1); aux=aux>>1; } while(aux); CS=1; SDATA=1; SCLK=1; } //Coloca em modo SLEEP //Parte MSBH //Parte MSBL //Parte LSBH //Parte LSBL //Retira do modo SLEEP
Cdigo-fonte
Nos boxes 1 e 2 esto expostos os cdigos-fonte do experimento feito em C baseado no compilador mikroC DEMO, que podem ser baixados atravs do endereo www.mikroe.com . O cdigo tomou como base o esquema eltrico apresentado anteriormente. Note que o programa fica em loop lendo constantemente o estado dos botes, onde ao ser detectado que um deles est pressionado, chamada uma funo que envia para o AD9835 a frequncia desejada de operao. Para facilitar a leitura h dois cdigos em C, sendo o do box 1 o principal e o apresentado no box 2 a rotina referente comunicao com o AD9835.
Concluso
Geradores de sinais senoidais so muito utilizados em projetos industriais, sensoriamento, no-breaks, instrumentao cientfica entre outros. Neste artigo procuramos desenvolver uma aplicao do DDS AD9835 com o microcontrolador PIC programado em C, para configurar a sua frequncia de sada atravs de uma interface serial sncrona. Com o auxlio de um osciloscpio, o leitor poder verificar a frequncia de sada a fim de comprovar se a mesma corresponde ao boto pressionado. E
Componentes
Regulador micromodular
Aplicao do regulador LTM8001, da Linear Technologies, na implementao de uma fonte de alimentao auxiliar com supercapacitor para situaes de falha de energia
e supercapacitor para fonte de alimentao reserva
Andy Radosevich Traduo: Eutquio Lopez
CI LTM8001 um regulador de tenso micromodular (Module Regulator ) formado por um regulador chaveado de 5 A e cinco LDOS de 1,1 A cada, de baixo rudo. O regulador chaveado acionado para regular a corrente de sada tpica em 5,6 A, de modo a fornecer um limite de corrente que esteja acima da corrente mxima de sada (5,0 A). O nvel da corrente regulada pode ser abaixado com facilidade. As entradas para trs dos cincos LDOS so fisicamente ligadas na
sada do regulador chaveado enquanto as entradas dos dois restantes so livres (no dedicadas) de forma que possam ser ligadas ao regulador de chaveamento, ou a outra parte do circuito. As entradas de polarizao dos LDOs esto separadas em duas partes: a primeira para o banco de trs deles ligados no regulador chaveado, e a segunda para o banco restante de dois LDOs. As sadas dos LDOs podem funcionar separadamente, ou um paralelo (no caso de correntes de sada mais elevadas).
Regulador com duas sadas, usando supercapacitor de passagem para alimentao
A figura 1 mostra o LTM8001implementado em uma aplicao com duas sadas: 3,3 V/1,0 A e 2,5 V/0,5 A. Nessa configurao um supercapacitor carregado e sua tenso puxada para cima de modo a sustentar as duas sadas, no caso de uma falha da alimentao de entrada. A frequncia de chaveamento de 600 kHz e a tenso de sada do regulador chaveado de 5,0 V, quando o supercapa-
F1. CI LTM8001 fornecendo 3,3 V/1 A e 2,5 V/0,5 A regulados ao carregar um supercapacitor para uma fonte de alimentao reserva. 40 I SABER ELETRNICA 472 I Agosto I 2013
citor est totalmente carregado. A tenso de entrada est na faixa de 9 V a 15 V, e o CI carrega o supercapacitor com uma corrente tpica de 5,6 A. O divisor resistivo no pino RUN programa o circuito para ligar com 9 V ou mais, mas tambm garante que o regulador de chaveamento permanea desligado (OFF) quando realimentado pelo supercapacitor, no caso de ocorrer uma interrupo na alimentao de entrada. A figura 2 ilustra a curva de polarizao de sada do LDO: Bias-to-Output Dropout Voltage (V) x Output Current (mA). De acordo com essa figura, a polarizao da tenso mais alta (sada 3,3 V/1 A do LDO) deve ser 1,5 V maior que 3,3 V, ou seja, igual a 4,8 V para uma regulao adequada. Isso significa que as tenses do LDO permanecem reguladas durante o intervalo em que a tenso do supercapacitor cai 100 mV, isto , de 4,9 V para 4,8 V. Lembrando que a resistnciasrie equivalente (ESR) do supercapacitor PM-5ROV155-R vale 0,07 , ela diminui a tenso disponvel nesse componente de 5,0 V para 4,9 V enquanto ele fornece 1,5 A aos LDOs. Se o supercapacitor de 1,5 F e a corrente total de sada de 1,5 A, ento, o tempo de reteno (holdup time) para a sada de 3,3 V calculado conforme segue:
F2. Curva LDO VBIAS-to-output dropout voltage x output current.
Tanto a polarizao do LDO quanto a sua alimentao de entrada esto ligadas aos 5 V do supercapacitor. Embora 5 V no seja um valor timo com relao dissipao de potncia, ele maximiza o tempo de reteno no caso de falha da alimentao de entrada. A perda de potncia minimizada pelo funcionamento do LDO com as entradas que, justamente, cumprem, e no excedem, os requisitos de queda de polarizao do LDO de 3,3 V. No entanto, a tenso do supercapacitor deve ser maior que a especificada para a queda da alimentao de entrada para satisfazer os requisitos de queda da polarizao e de reteno (holdup). Para mitigar esse aumento na dissipao de potncia, o LTM8001 coloca LDOs
F3. O sistema de alimentao reserva com supercapacitor sustenta a sada de 3,3 V por bem mais que 100 ms.
em paralelo de modo a distribuir o calor e abaixar as temperaturas de operao. O tempo de holdup mais longo quando o supercapacitor prov polarizao aos LDOs, se comparado com as bias fornecidas por capacitores convencionais para a mesma finalidade. Isso evita efeitos prejudiciais no carregamento direto de um capacitor grande com a tenso de entrada. A figura 3 revela que o tempo de holdup da sada 3,3 V excede os 100 ms, quando o supercapacitor carregado em 5 V e as sadas LDO so de 3,3 V/1 A e 2,5 V/0,5 A.
O CI LTM8001 facilita o projeto de reguladores de tenso com mltiplas sadas, caractersticos de fontes de alimentao reserva com supercapacitor. Ele possibilita atingir um tempo de reteno significativo sem a necessidade de adicionar capacitncias grandes e indesejveis diretamente na alimentao de entrada. Acesse www.linear.com/LTM8001 para consultar os data sheets, demo boards e outras informaes desta aplicao. E
Concluso
Projetos
Como projetar um
Sistema de Controle: Mtodo de projeto usando espao

de estados para sistemas de controle
Este artigo mostra o mtodo de projeto que usa o espao de estados para sistemas de controle atravs do LabVIEW e do mdulo LabVIEW Control Design and Simulation. O link para download do software NI LabVIEW, do mdulo Control Design and Simulation e dos VIs pode ser encontrado no final deste tutorial.
Prof Dawn Tilbury Prof Bill Messner Guilherme K. Yamamoto Gustavo G. L. Peixinho Renan A. M. de Azevedo National Instruments
Par te 5
Equaes no espao de estados
H vrias maneiras diferentes de descrever um sistema de equaes diferenciais lineares. A representao em espao de estados dada pelas equaes a seguir:
Para introduzir o mtodo de projeto usando espao de estados, ns usaremos a bola suspensa magneticamente como um exemplo. A corrente atravs da bobina induz uma fora magntica que pode equilibrar a fora da gravidade e fazer com que a bola (que feita de um material magntico) seja suspensa no ar. A modelagem desse sistema foi estabelecida em muitos livros de controle, veja a figura 1. As equaes para o sistema so dadas por:
Faa o download do software NI LabVIEW, do mdulo Control Design and Simulation e dos VIs utilizados neste tutorial por meio do link: http://brasil.ni.com/saber-eletronica
Nessas equaes, (clculo-vetor) um vetor n por 1 representando o estado (normalmente as variveis posio e velocidade em sistemas mecnicos), u um escalar representando a entrada (normalmente uma fora ou torque em sistemas mecnicos) e y um escalar representando a sada. As matrizes A (n por n), B (n por 1) e C (1 por n) determinam as relaes entre o estado e a varivel de entrada e sada. Note que existem n equaes diferenciais de primeira ordem. A representao no espao de estados tambm pode ser usada para sistemas com mltiplas entradas e sadas (MIMO multiple inputs and outputs), mas somente usaremos sistemas de nica entrada e nica sada (SISO - single-input, singleoutput) neste artigo.
Nessas equaes, h a posio vertical da bola, i a corrente no eletrom, V a tenso aplicada, M a massa da bola, g a gravidade, L a indutncia, R a resistncia e K um coeficiente que determina a fora magntica exercida sobre a bola. Por simplicidade, ns escolheremos valores M=0,05 kg; K=-0,0001; L=0,01 H; R = 1 ohm; g=9,81 m/s. O sistema est em equilbrio (a bola est suspensa no ar) sempre que h=Ki/Mg (ponto no qual dh/dt=0).
F1. Modelo da bola suspensa magneticamente.
F2. Encontre os polos de um sistema.
F3. Condio inicial no nula.
Ns linearizamos as equaes no ponto h=0,01 m (onde a corrente nominal cerca de 7 A) e obtemos as equaes no espao de estados:
Abordagem hbrida grfica/ MathScript

Para usar esse sistema no LabVIEW, crie um novo VI e insira um MathScript Node (da paleta Structures). Insira as matrizes do sistema, usando o cdigo a seguir:
A = [ 0 1 0 980 0 -2.8 0 0 -100]; B = [0 0 100]; C = [1 0 0];
Encontrando os polos do sistema
Uma das primeiras coisas que voc quer fazer com a equao de estados encontrar os polos do sistema. Estes so os valores de s onde det (sI A)=0, ou os autovalores da matriz A.

Para fazer isso usando a abordagem hbrida de programao grfica/MathScript, adicione o VI CD Pole-Zero Map ao seu diagrama de blocos (da sesso Dynamic Characteristics da paleta Control Design). Crie uma sada para o modelo de espao de estados do seu MathScript Node, e use-a como a entrada do VI CD Pole-Zero Map. Crie um indicador para as sadas PoleZero Map e Poles do VI CD Pole-Zero, assim voc pode visualizar os polos no painel frontal. Observe a figura 2.
Neste sistema:
Abordagem com LabVIEW MathScript

Alternativamente, voc pode abrir a janela MathScript (Tools MathScript Window). Insira as matrizes do sistema, usando o cdigo a seguir:
o conjunto de variveis de estado para o sistema (um vetor 3x1), u a tenso de entrada (delta V) e y (a sada) delta h.
A = [ 0 1 0 980 0 -2.8 0 0 -100]; B = [0 0 100]; C = [1 0 0];
Projetos
Lembre-se de que o polinmio caracterstico para este sistema de malha fechada o determinante de (sI (A BK)). Uma vez que as matrizes A e BK so matrizes 3 por 3, haver 3 polos para o sistema. Usando realimentao full-state, ns podemos posicionar os polos em qualquer lugar que quisermos. Podamos usar a funo acker do MathScript para encontrar a matriz de controle, K, que nos dar os polos desejados. Antes de tentar esse mtodo, vamos decidir onde queremos que os polos de malha fechada estejam. Suponha que os critrios para o controlador sejam tempo de estabelecimento menor que 0,5 segundos e overshoot menor que 5%. Ns poderamos ento tentar posicionar os dois polos dominantes em -10 +/- 10i (em zeta = 0,7 ou 45 graus com sigma = 10 > 4,6x2). Poderamos posicionar o terceiro polo em -50 para comear, e troc-lo depois dependendo do comportamento de malha fechada.
F4. Resposta de malha aberta a condio inicial no nula.
Ns observaremos o sistema usando uma entrada nula, com um incremento de tempo de 0,01 segundos ao longo de um tempo de simulao de 2 segundos (200 pontos de entrada). Atente para a figura 3.

Para encontrar o comportamento em malha fechada com esses polos, adicione o cdigo a seguir no seu MathScript Node (usando o sistema que ns criamos anteriormente):
p1 = -10 + 10i; p2 = -10 - 10i; p3 = -50; K = acker(A,B,[p1 p2 p3]); sys_cl=ss(A-B*K,B,C,0);

F5. Sistema de realimentao Full-State.

Alternativamente, se voc estiver usando a janela MathScript, insira o comando a seguir:
poles = eig(A).
Alternativamente, voc pode fazer isso na janela MathScript adicionando as seguintes linhas ao cdigo anterior:
t = 0:0.01:2; u = 0*t; x0 = [0.005 0 0]; sys = ss(A,B,C,0); [y,t,x] = lsim(sys,u,t,x0); plot(t,x)
Adicione o VI CD Linear Simulation para observar o comportamento em malha fechada. Figura 6.
Resultado: Voc deve encontrar que o sistema possui polos em -100; 31,305 e -31,305. Um dos polos est no plano da direita, o que significa que o sistema fica instvel em malha aberta.

Para verificar o que acontece a este sistema instvel quando h uma condio inicial no nula, ns podemos usar o VI CD Linear Simulation (da sesso Time Response da paleta Control Design).
Resultado: A linha verde no grfico da figura 4 nos mostra que a distncia entre a bola e o eletrom vai para o infinito, mas a bola provavelmente encontra a mesa ou o cho primeiro (e tambm provavelmente vai para fora da faixa onde a nossa linearizao vlida).

Alternativamente, insira o cdigo a seguir se voc estiver usando a janela MathScript:
p1 = -10 + 10i; p2 = -10 - 10i; p3 = -50; K = acker(A,B,[p1 p2 p3]); sys_cl=ss(A-B*K,B,C,0); [y,t,x] = lsim(sys_cl,u,t,x0); plot(t,y)
Projeto de controle usando posicionamento de polos
Vamos construir um controlador para este sistema. O esquemtico de um sistema de realimentao full-state o seguinte (na figura 5).
F6. Comportamento em malha fechada com posicionamento de polos.
Resultado: Repare que o overshoot muito grande (h tambm zeros na funo de transferncia que podem aumentar o overshoot; voc no v os zeros na formulao de espao de estados). Experimente posicionar os polos mais para a esquerda para ver se a resposta transitria melhorada (isso tambm deve tornar a resposta mais rpida). Atente para a figura 7.

Para fazer isso, utilize o cdigo a seguir no MathScript Node em lugar do cdigo que usamos anteriormente:
p1 = -20 + 20i; p2 = -20 - 20i; p3 = -100; K = acker(A,B,[p1 p2 p3]); sys_cl = ss(A-B*K,B,C,0); F7. Posio da bola (m) versus tempo (s).
Abordagem com o LabVIEW MathScript

Alternativamente, voc pode inserir o seguinte cdigo na janela MathScript:
p1 = -20 + 20i; p2 = -20 - 20i; p3 = -100; K = acker(A,B,[p1 p2 p3]); sys_cl = ss(A-B*K,B,C,0); [y,t,x] = lsim(sys_cl,u,t,x0); plot(t,y) F8. Posio da bola (m) versus tempo (s) Novo posicionamento de polos. 2013 I Agosto I SABER ELETRNICA 472 I 45
Projetos
F9. Sistema de controle com entrada de degrau.
um valor pequeno para o degrau, assim permanecemos na regio onde a linearizao vlida).

Remova as condies iniciais e altere o sinal de entrada para ter um valor constante de 0,001, conforme mostra a figura 9.

Alternativamente, voc pode inserir o cdigo a seguir na janela MathScript:
t = 0:0.01:2; u = 0.001*ones(size(t)); F10. Posio da bola (m) versus tempo (s) com entrada de referncia. sys_cl = ss(A-B*K,B,C,0); [y,t,x] = lsim(sys_cl,u,t); plot(t,y)
Resultado: Desta vez o overshoot menor. Compare o esforo do controle necessrio (K) em ambos os casos. Em geral, quanto mais longe voc move os polos, maior o esforo de controle necessrio. Acompanhe na figura 8.
Introduzindo a entrada de referncia

F11. Sistema com entrada escalada. 46 I SABER ELETRNICA 472 I Agosto I 2013
Agora, pegaremos o sistema de controle como definido acima e aplicaremos uma entrada de degrau (ns escolhemos
Resultado: O sistema absolutamente no acompanha bem o degrau no somente a magnitude no igual a um, mas negativa em vez de positiva! Observe a figura 10. Lembre-se de que no esquemtico acima, no comparamos a sada referncia, em vez disso, ns medimos todos os estados, multiplicamos pelo vetor de ganhos
F12. Diagrama de blocos para sistema com entrada de referncia escalada.
K e ento subtramos esse resultado da referncia. No h motivo para esperar que K.x seja igual sada desejada. Para eliminar este problema, podemos escalar a entrada de referncia para torn-la igual a K*x_steadystate. Este fator de escala normalmente chamado de Nbarra, ele introduzido como mostrado no esquemtico da figura 11. Ns podemos calcular Nbarra usando a funo customizada r_scale. Note que esta funo no nativa do LabVIEW MathScript. Voc ter de fazer o download do arquivo m para us-la. A seguir, abra a janela MathScript (Tools MathScript Window). Selecione File Load Script, e selecione o arquivo r_scale.m. Finalmente, selecione File Save and Compile Script. Voc agora pode usar essa funo customizada como um comando no MathScript. Uma vez que queremos encontrar a resposta para o sistema sob realimentao de estados com esta introduo da referncia, ns simplesmente notamos o fato de que a entrada multiplicada por este fator, Nbarra.
F13. Resposta do sistema com Nbarra.

Usando o VI da figura 9, adicione a linha de cdigo a seguir:
F14. Sistema com observador. 2013 I Agosto I SABER ELETRNICA 472 I 47
Projetos
Nbar=r_scale(sys_cl,K);
Projeto de observador
Crie uma sada do MathScript Node para Nbar, e multiplique o sinal de entrada por este fator de escala. Veja a figura 12.

Alternativamente, voc pode ter o mesmo resultado usando a janela MathScript. Adicione o cdigo a seguir ao que voc inseriu anteriormente:
Nbar=r_scale(sys_cl,K) [y,t,x] = lsim(sys_cl,Nbar*u,t); plot(t,y)
Resultado: Um degrau agora pode ser seguido razoavelmente bem. Observe a figura 13.
Quando ns no conseguimos medir todos os estados x (como normalmente o caso), podemos construir um observador para estim-los enquanto medimos somente a sada y = Cx. Para o exemplo da bola magntica, ns adicionaremos ao sistema novos trs estados estimados. O esquemtico consta na figura 14. O observador basicamente uma cpia da planta, ele possui a mesma entrada e quase a mesma equao diferencial. Um termo extra compara a sada real medida y sada estimada , isso far com que os estados estimados x se aproximem aos valores dos estados reais x. A dinmica do erro do observador dada pelos polos de (A L.C). Primeiro, ns precisamos escolher um ganho do observador L. Uma vez que queremos que a dinmica do observador seja muito mais rpida que o sistema em
si, ns precisamos posicionar os polos no mnimo cinco vezes mais para a esquerda do que os polos dominantes do sistema. Colocaremos os polos do observador em -100.
Abordagem com LabVIEW MathScript ou hbrida grfica/ MathScript

Adicione as linhas a seguir ao seu cdigo do MathScript:
op1 = -100; op2 = -100; op3 = -100;
Por conta da dualidade entre controlabilidade e observabilidade, ns podemos empregar a mesma tcnica usada para encontrar a matriz de controle, mas substituindo a matriz B pela matriz C e tirando as transpostas de cada matriz.
F15. Diagrama de blocos para sistema com observador. 48 I SABER ELETRNICA 472 I Agosto I 2013
L = acker(A,C,[op1 op2 op3]);
As equaes no diagrama de blocos acima so dadas para ^x. convencional escrever as equaes combinadas para o sistema mais observador usando o estado original x mais o estado de erro: e=x - ^x. Ns utilizamos como realimentao de estados u= - K ^x. Com um pouco de trabalho algbrico (consulte um livro-texto para mais detalhes), podemos chegar s equaes de estado e erro combinados com a realimentao Full-State e um observador.
At = [A - B*K B*K zeros(size(A)) A - L*C]; Bt = [B*Nbar zeros(size(B))]; Ct = [C zeros(size(C))];
F16. Simulao linear com observador.
F17. Diagrama de blocos para grfico de trajetria de estados (State Trajectory Graph). 2013 I Agosto I SABER ELETRNICA 472 I 49
Projetos
Ns assumimos, tipicamente, que o observador comea com condio inicial nula, ^x=0. Isso nos d que a condio inicial para o erro igual condio inicial do estado.

No painel frontal do seu VI, d um duplo clique nos limites do eixo y no painel frontal para digitar novos valores. Altere o limite superior para 0,2 e o limite inferior para -0,2.

Para ver com o que a resposta se parece a uma condio inicial no nula sem entrada de referncia, insira a linha a seguir no MathScript Node:
sys=ss(At,Bt,Ct,0);

Insira o comando a seguir na janela MathScript:
axis([0,.3,-.2,.2])
Resultado: Voc deve ver um grfico semelhante ao da figura 19. Neste grfico, a linha azul representa a resposta da posio da bola, h. A linha verde representa a resposta da velocidade da bola h e a linha roxa representa o estado estimado h. A linha vermelha representa a resposta da corrente i e a linha azul claro (no eixo x) representa o estado estimado i. Ns podemos ver que o observador estima os estados rapidamente e acompanha os estados razoavelmente bem no regime estacionrio. E
Alm disso, crie uma constante para o terminal Initial Conditions. Estabelea o valor dessa constante para [0.005 0 0]. Acompanhe na figura 15.

Alternativamente, voc pode adicionar as seguintes linhas janela MathScript:
sys=ss(At,Bt,Ct,0); [y,t,x] = lsim(sys,zeros(size(t)),t,[x0 x0]); plot(t,y)
Resultado: Lembre-se de que lsim nos d x e e; para obtermos ^x ns precisamos calcular x-e. Veja na figura 16.

Ns podemos traar respostas para todos os estados visualizando o grfico de trajetria de estados (State Trajectory Graph). Crie um indicador para a sada State Trajectory Graph do VI CD Linear Simulation. Figura 17.
F18. Todos os estados e estimativas.

Alternativamente, voc pode usar o comando plot na janela MathScript para obter o grfico de t versus x:
plot(t,x) axis([0,.3,-2,5])
Resultado: Voc deve visualizar um grfico que se parece com o que est sendo mostrado na figura 18.
F19. Todos estados e estimativas, com zoom.

Saber Eletronica 472

Caricato da

Informazioni sul documento

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

Saber Eletronica 472

Caricato da

Copyright:

Formati disponibili

editorial

Editora Saber Ltda.

Atendimento ao Leitor: atendimento@sabereletronica.com.br

Associao Nacional das Editoras de Publicaes Tcnicas, Dirigidas e Especializadas

2013 I Agosto I SABER ELETRNICA 472 I 3

4 I SABER ELETRNICA 464 I Setembro/Outubro 2012

Texas Instruments traz especialista em

Solues para Sistemas Embarcados para a ESC Brazil 2013

6 I SABER ELETRNICA 472 I Agosto I 2013

2013 I Agosto I SABER ELETRNICA 472 I 7

8 I SABER ELETRNICA 472 I Agosto I 2013

sistemas sofisticados em um semestre, com o NI myRIO

2013 I Agosto I SABER ELETRNICA 472 I 9

10 I SABER ELETRNICA 472 I Agosto I 2013

para uso residencial com custo reduzido

2013 I Agosto I SABER ELETRNICA 472 I 11

Por que trocar seu instrumento tradicional para uma

plataforma modular PXI?

Guilherme Kenji Yamamoto Renan Airosa Machado de Azevedo National Instruments

F1. O NI PXIe-1062Q tem projeto patenteado de ventoinha de resfriamento traseira.

12 I SABER ELETRNICA 472 I Agosto I 2013

Vendor A Chassis 57 T3. Comparao do nvel 57 de presso 68 sonora do chassi.

2013 I Agosto I SABER ELETRNICA 472 I 13

14 I SABER ELETRNICA 472 I Agosto I 2013

F3. Os recursos de temporizao e sincronizao do PXI Express so vantagens importantes.

2013 I Agosto I SABER ELETRNICA 472 I 15

Qualidade de temporizao e sincronizao

F4. Compare o desempenho com clock de referncia do PXI Express.

Suporte ao monitoramento do sistema

2013 I Agosto I SABER ELETRNICA 472 I 17

Teste de semicondutores: Validao paramtrica DC de semicondutores com NI PXI

F2. A plataforma PXI possui uma arquitetura modular e escalvel.

As vantagens que a controladora embarcada oferece ao projeto

Vantagens com relao a temporizao e sincronizao

Componentes de hardware necessrios para o teste de semicondutores

Opes para um armazenamento de dados rpido e flexvel

F3. Source Measure Unit PXI-4130.

F4. O gerador/analisador de forma de onda digital de 100 MHz PXI-6552.

F5. A matriz de chaveamento FET de 544 pontos de cruzamento PXI-2535.

F6. Conectando os sinais placa PXI-2535.

20 I SABER ELETRNICA 472 I Agosto I 2013

2013 I Agosto I SABER ELETRNICA 472 I 21

F2. A BeagleBone Black oferece alto desempenho e diversas opes de conectividade.

2013 I Agosto I SABER ELETRNICA 472 I 23

F3. Muitas capes esto disponveis para expandir a sua funcionalidade.

F5. Cmera BeagleStache coloca bigode na pessoa.

F6. Ajuda a regular a temperatura da cerveja no projeto BeagleBone Beer.

Comunidade do cdigo-fonte aberto do BeagleBoard.org

2013 I Agosto I SABER ELETRNICA 472 I 25

Projetos inovadores nas reas do BeagleBoard Black

F7. O rob Spider-bot dana no ritmo graas ao BeogleBone Black.

26 I SABER ELETRNICA 472 I Agosto I 2013

de forma a reduzir indutncias e capacitncias parasitas em dispositivos eletrnicos

Equacionando delays em chaveamento e escolhendo o MOSFET correto para frequncia de operao

F3. Circuito RC equivalente da resposta de dois inversores em cascata quando.

F5. Conexo de dois inversores em cascata.

F6. Conexo de dois inversores em cascata com Indutncia e Capacitncia Parasitas.

Logo, para esta equao satisfazer o objetivo, tem-se:

F7. Circuito Equivalente em inversores com capacitncia e indutncia parasitas.

Que aps isolar o t, resulta em:

Tem-se a equao abaixo.

Agora, supondo-se que CGS2 = 100 fF, encontra-se a equao:

Aps isolar o t, resulta na equao:

30 I SABER ELETRNICA 472 I Agosto I 2013