Arquitectura y Organizacin de Computadoras

Unidad N 3 Primera Parte: Lgica Combinacional (Ejercicios Resueltos)

COMBINACIONALES

1) i) A)

B)

1) ii) A)

B)

1) iii) A)

B)

Pgina 1

Arquitectura y Organizacin de Computadoras

COMBINACIONALES

2)

i)

ii)

iii)

3) A)

B)

C)

D)

Pgina 2

Arquitectura y Organizacin de Computadoras

COMBINACIONALES

4) Tabla
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y 0 0 1 1 0 0 1 0

Expresin: ABC + BC + AB 5) Tabla

A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y 0 1 0 0 1 1 0 0

Expresin: AB + BC Tabla
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y 0 1 0 1 1 1 0 0

Expresin: AB + AC

Pgina 3

Arquitectura y Organizacin de Computadoras

COMBINACIONALES

6)

Tabla Funcin Mayoria

A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y 0 0 0 1 0 1 1 1

SOP (Suma de Productos) Y = ABC + ABC + ABC + ABC POS (Producto de Sumas) Y = A+B+C . A+B+C . A+B+C . A+B+C

7)

Expresin: F = (A.B)+C Descripcin: F ser 1 si A y B presentan valor 1 simultneamente o bien C presenta valor 1. 8) Expresin: (A.B.C) = A+B+C Demostracin:
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 Res1 _____ C (A.B.C) 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 0

_ Res2 _ _
A+B+C 1 1 1 1 1 1 1 0

Explicacin: Si resolvemos ambas expresiones de la igualdad veremos en la tabla de verdad que Res1 = Res2. Por lo tanto podemos corroborar de que el Teorema de DeMorgan es vlido para tres variables.

Pgina 4

Arquitectura y Organizacin de Computadoras

COMBINACIONALES

9)

Tabla Funcin XOR (impar) de tres variables.

A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 1 1 0 1 0 0 0

Representacin con compuerta XOR de tres entradas

Representacin sin compuertas XOR (solo AND y OR)

10) a) A + AB = A (por aplicacin de la Ley de Absorcin)

Circuito dado

Circuito Simplificado

Pgina 5

Arquitectura y Organizacin de Computadoras

COMBINACIONALES

b) AB+AB = A(B+B) A(B+B) = A(1) = A Circuito dado

(por aplicacin de Ley Distributiva) (por aplicacin de Complemento e Identidad)

Circuito Simplificado

c) ABC+AC = (AB+A)C (AB+A)C = (A+B)C (A+B)C = AC + BC Circuito dado

(por aplicacin de Ley Distributiva) (por aplicacin del Teorema de la Simplificacin) (por aplicacin de la ley Distributiva)

Circuito Simplificado

d) AB+ABC+ABC = AB+AB(C+C) AB+AB(C+C) = AB+AB(1) AB+AB(1) = AB+AB AB+AB = (A+A)B (A+A)B = (1)B = B Circuito dado

(por aplicacin de Ley Distributiva) (por aplicacin de Ley de Complemento) (por aplicacin de la Ley de Identidad) (por aplicacin de Ley Distributiva) (por aplicacin de Complemento e Identidad)

Circuito Simplificado

Pgina 6

Arquitectura y Organizacin de Computadoras

COMBINACIONALES

e) AB+A(CD+CD) = AB+A(C(D+D)) AB+A(C(D+D)) = AB+A(C(1)) AB+A(C(1)) = AB+AC Circuito dado

(por aplicacin de Ley Distributiva) (por aplicacin de Ley del Complemento) (por aplicacin de Ley de Identidad)

Circuito Simplificado

f) (BC+AD)(AB+CD) = ((BC+AD)(AB))+((BC+AD)(CD)) (Ley Distributiva) ((BC+AD)(AB))+((BC+AD)(CD)) = (BCAB)+(ADAB)+(BCCD)+(ADCD)

(Aplicando las leyes asociativas y conmutativas a conveniencia, nos queda:)

((BB)CA)+((AA)DB)+(BD(CC))+(AC(DD))
(Aplicando ley de Complemento nos queda:)

((0)CA)+((0)DB)+(BD(0))+(AC(0))
(Aplicando ley de Dominacin, nos queda:)

((0)CA)+((0)DB)+(BD(0))+(AC(0)) = 0 + 0 + 0 + 0 = 0 Circuito dado Circuito Simplificado

Pgina 7

Arquitectura y Organizacin de Computadoras

COMBINACIONALES

11)

a) (AB) AB
A 0 0 1 1 B 0 1 0 1 (AB) 1 1 1 0 AB 1 0 0 0

Queda demostrado que (AB) AB

b) AB+AB = (A B)
A 0 0 1 1 B 0 1 0 1 AB 0 1 1 0 (A B)' 1 0 0 1 AB+ A B 1 0 0 1

Queda demostrado que AB+AB = (A B)

c) AB + A B = A B
A 0 0 1 1 B 0 1 0 1 AB 0 1 1 0 AB + A B 0 1 1 0

Queda demostrado que AB + A B = A B

12)

F = ABC + ABC + ABC a) Tabla de Verdad:

A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 ABC 0 0 0 0 0 1 0 0 ABC 0 1 0 0 0 0 0 0 ABC 0 0 0 0 0 0 0 1 F 0 1 0 0 0 1 0 1

Pgina 8

Arquitectura y Organizacin de Computadoras

COMBINACIONALES

b) Diagrama Lgico:

c) Simplificacin por Algebra Booleana: ABC + ABC + ABC = AC(B+B) + ABC AC(B+B) + ABC = AC(1) + ABC AC(1) + ABC = AC + ABC AC + ABC = C(A + AB) C(A + AB) = C(A + B) C(A + B) = AC + BC (aplicando Dist. 1er y 3er. termino) (aplicando Complemento) (aplicando Distributiva) (aplicando Teorema de simplif.) (aplicando Dist. Y Conmutativa)

d) Diagrama Expresin SImplificada:

Diagrama Original: 4 Compuertas AND-OR y 3 Compuertas NOT.Diagrama Simplificado: 3 Compuertas AND-OR y 1 Compuerta NOT.-

Pgina 9

Arquitectura y Organizacin de Computadoras

COMBINACIONALES

13) a) F (A, B, C) = (0, 1, 5, 7)

A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 1 1 0 0 0 1 0 1

0 1 2 3 4 5 6 7

Mapa de Karnaugh

F = AB + AC

b) F (A, B, C) = (1, 2, 3, 6, 7)
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 1 1 1 0 0 1 1

0 1 2 3 4 5 6 7

Mapa de Karnaugh

F = B + AC

b) F (A, B, C) = (3, 5, 6, 7)
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 0 0 1 0 1 1 1

0 1 2 3 4 5 6 7

Mapa de Karnaugh

F = AC + AB + BC

Pgina 10

Arquitectura y Organizacin de Computadoras

COMBINACIONALES

d) F (A, B, C) = (0, 2, 3, 4, 6)
0 1 2 3 4 5 6 7 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 1 0 1 1 1 0 1 0

Mapa de Karnaugh

F = C + AB b) F (A, B, C, D) = (3, 7, 11, 13, 14, 15)

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 0 0 0 1 0 0 0 1 0 0 0 1 0 1 1 1

14)

a) F (A, B, C, D) = (4, 6, 7, 15)

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 1

Mapa de Karnaugh

Mapa de Karnaugh

F = ABD + BCD

F = CD + ABD + ABC

Pgina 11

Arquitectura y Organizacin de Computadoras

COMBINACIONALES

d) F (A, B, C, D) = (0, 1, 2, 4, 5, 6, 7, 11, 15)

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 1 1 1 0 1 1 0 1 0 0 0 1 0 0 0 1

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

Mapa de Karnaugh

F = AC + ABD + ABD + ACD

15)

a) F (A, B, C) = (3, 5, 6, 7)
0 1 2 3 4 5 6 7 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 0 0 1 0 1 1 1

Funcin Mayora Mapa de Karnaugh

F = AC + AB + BC

Pgina 12

Arquitectura y Organizacin de Computadoras

COMBINACIONALES

16)
x3 x2 x1 x0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 F 0 1 1 0 1 0 0 0 1 0 X X X X X X

Mapa de Karnaugh

F = x3x0 + x2x1x0 + x2x1x0 + x3x2x1x0

17)
x3 x2 x1 x0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 z1 1 0 0 0 1 1 0 0 1 1 1 0 1 1 1 1 z2 1 1 1 1 0 1 1 1 0 0 1 1 0 0 0 1

Mapa de Karnaugh

z1 = y10 + x1x0 + x0y1 + x1y1 + x1y0

Pgina 13

Arquitectura y Organizacin de Computadoras

COMBINACIONALES

Mapa de Karnaugh

z0 = x1x0 + y1y0 + x1y0 + x1y1 + x0y1

18) Tabla de Verdad

A 0 0 1 1 B 0 1 0 1 F 1 1 0 1

Mapa de Karnaugh

Diagrama

F = A + B

Pgina 14

Arquitectura y Organizacin de Computadoras

COMBINACIONALES

19) Dada la funcin F (A, B, C, D) = (0, 1, 4, 5, 8, 9, 12, 13, 15) a) Implementarla con un Multiplexor de 8 canales.
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1

Tomamos A, B y C como variables de seleccin y Observamos D.

b) Implementarla con un Multiplexor de 4 canales.

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

Tomamos A y B como variables de seleccin y Observamos C y D.

Pgina 15

Arquitectura y Organizacin de Computadoras

COMBINACIONALES

c) Implementarla con un Decodificador de 4 a 16.

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

d) Implementarla con dos Decodificadores de 3 a 8.

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

Pgina 16

Arquitectura y Organizacin de Computadoras

COMBINACIONALES

20) Dada las funciones: F1 (X, Y, Z) = X Y + X Y Z F2 (X, Y, Z) = X + Y F3 (X, Y, Z) = X Y + X Y Implementarla con un Decodificador bimario de 3 a 8 y compuertas externas. Tabla de Verdad
0 1 2 3 4 5 6 7 X 0 0 0 0 1 1 1 1 Y 0 0 1 1 0 0 1 1 Z 0 1 0 1 0 1 0 1 F1 1 1 0 0 0 0 1 0 F2 1 1 1 1 0 0 1 1 F3 1 1 0 0 0 0 1 1

Circuito

21) Aqu lo que se podra considerar es un circuito comparador a la entrada cosa que, si el nmero B resultase mayor que A (resultado negativo), complemente la salida y agregue un bit de signo a su vez.

Pgina 17

Arquitectura y Organizacin de Computadoras

COMBINACIONALES

22)

a) Sumador competo Con decodificador de 3 a 8.

A 0 0 0 0 1 1 1 1 B Cin 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 S 0 1 1 0 1 0 0 1 Cout 0 0 0 1 0 1 1 1

0 1 2 3 4 5 6 7

b) Sumador competo Con 2 multiplexores de 4 a 1.

0 1 2 3 4 5 6 7 A 0 0 0 0 1 1 1 1 B Cin 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 S 0 1 1 0 1 0 0 1 Cout 0 0 0 1 0 1 1 1

Pgina 18

Arquitectura y Organizacin de Computadoras

COMBINACIONALES

23)
0 1 2 3 A 0 0 1 1 B 0 1 0 1 C3 0 0 0 1 C2 0 0 1 0 C1 0 0 0 0 C0 0 1 0 1

24) S1 = si 3 o los 4 se funden juntos. S2 = si A y C B y D se funden juntos.

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D S1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 0 0 0 1 1 0 0 1 1 0 1 1 1 S2 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0

Mapa de Karnaugh

S1 = ABD + ABC + ACD + BCD

Pgina 19

Arquitectura y Organizacin de Computadoras

COMBINACIONALES

Mapa de Karnaugh

S2 = ABCD + ABCD

25) S1 = si todas las unidades han sido aprobadas. S2 = si la mayora ha sido aprobada. S3 = si hay igual nmero de aprobadas y rechazadas. S4 = si hay mayora de rechazadas.
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D S1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 1 S2 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1 S3 0 0 0 1 0 1 1 0 0 1 1 0 1 0 0 0 S4 1 1 1 0 1 0 0 0 1 0 0 0 0 0 0 0

Mapa de Karnaugh

S1 = ABCD

Pgina 20

Arquitectura y Organizacin de Computadoras

COMBINACIONALES

Mapa de Karnaugh

S2 = BCD + ACD + ABD + ABC

Mapa de Karnaugh

S3 = ABCD + ABCD + ABCD + + ABCD + ABCD + ABCD

Mapa de Karnaugh

S4 = ABC + ABD + ACD + BCD

Pgina 21

Arquitectura y Organizacin de Computadoras

COMBINACIONALES

26) Display de 7 Segmentos. Tabla de Verdad

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D S1 0 0 1 0 0 1 1 1 0 1 1 1 0 1 1 0 0 1 1 1 0 0 1 0 0 0 1 0 0 0 1 0 S2 1 0 0 0 1 1 1 0 1 1 0 0 0 0 0 0 S3 1 0 1 1 0 1 1 1 1 1 0 0 0 0 0 0 S4 1 1 1 1 1 0 0 1 1 1 0 0 0 0 0 0 S5 1 0 1 0 0 0 1 0 1 0 0 0 0 0 0 0 S6 1 0 1 1 0 1 1 0 1 1 0 0 0 0 0 0 S7 1 1 0 1 1 1 1 1 1 1 0 0 0 0 0 0 S8 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1

Mapa de Karnaugh

S1 = ABC + ABC + ABD + ABC Mapa de Karnaugh

Mapa de Karnaugh S2 = ACD + ABC + ABD + ABC

Mapa de Karnaugh

S3 = ABD + AC + ABD + ABC Mapa de Karnaugh S4 = AB + ACD + BC + ACD

S5 = BCD + ACD
Pgina 22

Arquitectura y Organizacin de Computadoras

COMBINACIONALES

Mapa de Karnaugh

S6 = ABD + ABC + ACD + + ABCD + ABC Mapa de Karnaugh

S7 = BC + AD + AB

Mapa de Karnaugh

S8 = AB + AC

Pgina 23