PTCCD 2012 FLIP FLOPS

Reviso de: Circuitos Combinatrio Vantagens Desvantagens Definio de: Flip flops Sincronismo e Assincronismo Clock Activao por nvel Activao pos Flancos IICAEG 2011

Circuitos Sequenciais
sao circuitos cujas saidas nao dependem so das variaveis de entrada nesse instante mas tambm das variveis de sada de instantes anteriores. A B Circuito Combinatori o Memoria Circuito Sequencial

Os circuitos Sequenciais mais importantes so os Flip Flops. Nomeadamnte: RS RST JK D T

IICAEG 2011

Flip Flop RS Esquema do circuito

Simbolo

Tabela de Verdade (principio de funcionamento)

IICAEG 2011

Diagrama temporal do flip flop RS

S R Q 1 0 1 0 1 0 1 0 S =1 e R=1 combina o Sada Proibda Instv el

O S- Set coloca 1 na sada principal Q

O R- Reset coloca 0 na sada principal Q

A vantagem: facil de construir, aplicacao facil, obtencao de outros a partir do Principal desvantagem: Instabilidade quando R=1 e S=1 IICAEG E2A 2011

Flip Flop -RST Esquema do circuito

Simbolo

Tabela de Verdade (principio de funcionamento) CK S R

0 1 1 1 1 1 1 1 1 x 0 0 0 0 1 1 1 1 x 0 0 1 1 0 0 1 1

Qn+1

Qn

A Desvantagem do FF RS continua. Pois matem-se instavel quando R=1 e S=1. contudo o clock diminui a instabiliade

x 0 1 0 1 0 1 0 1

Qn+ 1 0 1 0 0 1 1 X X

IICAEG 2011

flip flop RST

Digrama Temporal
CK S R Q S =1 e R=1 combina o Proibda Sada Instv el

So ha transicao quando Clock Activo (area sombreada)

IICAEG E2A 2011

Flip Flop JK Esquema do circuito Simbolo J K K R Tabela de Verdade (principio de funcionamento) CK J K Qn+1 Qn
0
1 1 1 CK S R

IICAEG 2011

J S

Qn+1

Qn

x
0 0 0 0 1 1 1 1

x
0 0 1 1 0 0 1 1

x
0 1 0 1 0 1 0 1

Qn+1
0 1 0 0 1 1 1 0

O FF JK resolve o problema da proibio do RS e RST

1 1 1 1 1

0 1 1 1 1 1 1 1 1

x 0 0 0 0 1 1 1 1

x 0 0 1 1 0 0 1 1

x 0 1 0 1 0 1 0 1

Qn+ 1 0 1 0 0 1 1 X X

flip flop JK
Digrama Temporal pelo flanco Positivo
CK As entradas J e K tem efeito sobre a sada se estiverem activos na transio positiva do sinal do Clock j k Q j =1 e k=1 combina o Inverso Permitida de Estado Com o FF JK eliminada a desvantagem do RS e RST IICAEG E2A 2011

So ha transicao pelo flanco positivo do Clock

Flip Flop D Esquema do circuito J D Simbolo

IICAEG 2011

K Tabela de Verdade (principio de funcionamento)

No flip Flop D, tudo que colocado na entrada colocado na saida. O flip flop D, tambm funciona pelos flancos

flip flop D
Digrama Temporal pelo flanco Positivo
CK O flip flop D coloca D =1 na os valores da transio entrada D na positiva do sada, na clock a saida Q transio positiva ser Q=1 do clock D Q

So ha transicao pelo flanco positivo do Clock

IICAEG E2A 2011

Flip Flop T Esquema do circuito J T Simbolo

IICAEG 2011

K Tabela de Verdade (principio de funcionamento)

flip Flop T, inverte as entradas sempre que T=1, isto na transio do clock flip flop T, tambm funciona pelos flancos

flip flop T
Digrama Temporal pelo flanco Positivo
CK O flip flop T T inverte =1 na transio positiva clock a a saidado sempre saida que Q naser transio invertida positiva do clock o T=1 T 1 Q 0

So ha transicao pelo flanco positivo do Clock

IICAEG E2A 2011

Resumo

D T

FIM
S J S K R R

FLIP FLOP RST JK D T RS

IICAEG E2A 2011