Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
|
|
.
|
\
|
|
|
.
|
\
|
=
2
1 2
T
DS
T
DS
T
GS
DS D
V
V
V
V
V
V
I I
Comprobacin:
T DS GS
V V V < +
El JFET trabajando en la zona hmica acta como una VDR: una resistencia controlada
por la tensin V
GS
.
Simplificacin para la zona lineal ( 1 0 s s
DS
V ):
DS
T
GS
T
DS
D
V
V
V
V
I
I
|
|
.
|
\
|
~ 1
2
ZONA DE SATURACIN
2
1
|
|
.
|
\
|
=
T
GS
DS D
V
V
I I
Comprobacin:
T DS GS
V V V > +
Tal y como indica la ecuacin, en la zona de saturacin la corriente I
D
es independiente
del valor de V
DS
, actuando el transistor como una fuente de corriente constante
controlada por la tensin V
GS
.
L MI TE ENTRE LA ZONA HMI CA Y LA DE SATURACI N
En el lmite entre la zona hmica y la de saturacin se cumple que:
T DS GS
V V V = + Por
lo tanto, en la ecuacin general nos queda la ecuacin de la parbola frontera entre las
dos zonas:
2
|
|
.
|
\
|
=
T
DS
DS D
V
V
I I
TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.
ELECTRONICA II Pgina 9
DI SEO DE UN AMPLI FI CADOR FUENTE COMUN.
Se nos pide disear un amplificador, usando el elemento de circuito 2N4338 de la
familia de los JFET. El procedimiento a seguir es el de medir experimentalmente, las
corrientes de cortocircuito drenaje-fuente (I
DSS
), de un grupo de transistores
proporcionados en el laboratorio, y luego proceder a encontrar el voltaje de
estrangulamiento (V
p
), para lo cual se nos indico en el laboratorio la configuracin de
circuito adecuado para medir cada uno de los parmetros de corriente y voltaje. Los
circuitos mencionados son los siguientes:
V
p
: Voltaje de estrangulamiento.
I
DSS
: Corriente drenaje-fuente de cortocircuito.
Estas configuraciones de circuito, proporcionaron los siguientes datos de un grupo de
transistores los cuales se midieron experimentalmente en el laboratorio y que adems
corresponden al elemento de circuito 2N4338 con el cual se decidi trabajar para
construir las configuraciones de circuito:
T1 2N4338
+
+V = 15
-
+
LM741
R
1
5
k
Vp
T2 2N4338
+
+V = 10
IDSS
Configuracion para medir I
DSS
configuracion para medir V
p
TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.
ELECTRONICA II Pgina 10
Estos pares de valores mnimos y mximos que se muestran seleccionados, tomando
como referencia la corriente de cortocircuito drenaje-fuente (I
DSS
), se utilizan en cada
una de las ecuaciones caractersticas del transistor 2N4338 para obtener las
correspondiente curvas caractersticas de: I
D
-V
GS
y g
m
- V
GS
.
Las ecuaciones caractersticas del transistor son las siguientes:
Que son las ecuaciones, utilizadas para construir las correspondientes graficas
caractersticas que gobiernan el funcionamiento del transistor 2N4338. Las ecuaciones
caractersticas con los valores respectivos son las siguientes. Y que adems son las que
se utilizan para trazar las correspondientes grficas mnimas y mximas.
TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.
ELECTRONICA II Pgina 11
Las correspondientes curvas caractersticas para cada ecuacin mnimas y
mxima son las que se muestran a continuacin:
De estas curvas podemos arrancar el diseo de nuestro circuito sabiendo que al elegir
un valor de g
m
y un valor de R
D
apropiado podemos obtener la ganancia requerida. El
resultado de la formula siguiente se detalla mas adelante:
A
V
= -g
m
R
D
-0.7 -0.6 -0.5 -0.4 -0.3 -0.2 -0.1 0
0
0.5
1
1.5
2
2.5
3
3.5
x 10
-4
Vgs
I
d
Caracteristicas del transistor JFET 2N4338
Id(min)
Id(max)
-0.7 -0.6 -0.5 -0.4 -0.3 -0.2 -0.1 0
0
0.2
0.4
0.6
0.8
1
x 10
-3
Vgs
g
m
gm(min)
gm(max)
TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.
ELECTRONICA II Pgina 12
La configuracin de circuito que se propone para que actu como amplificador es la
siguiente, el cual se muestra ya con los valores de resistores calculados:
Para la cual mostramos el circuito a pequea seal. Para obtener la ganancia del
circuito, se procedi a analizar el mismo en pequea seal para el cual se utilizo el
modelo de circuito equivalente:
En pequea seal obtenemos:
De la configuracin de circuito propuesta para trabajar como amplificador, tenemos:
TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.
ELECTRONICA II Pgina 13
]
Y despreciando r
0
llegamos a:
D
Es esta la ecuacin que nos sirve para determinar la ganancia del circuito, quiere decir
que para un amplificador con ganancia de 55 que es el caso en esta ocasin y un valor
de
], la
D
tendr un valor equivalente a:
Este anlisis desprecia la resistencia de salida del transistor para encontrar un resultado
aproximado de la respuesta de la configuracin del circuito hecha con transistor.
Para obtener la R
s
, del grafico I
D
-V
GS
hacemos una ampliacin de este mismo,
tomando los puntos mximos y mnimos referentes a cada curva de I
D
obteniendo los
siguientes resultados
.
Que a dems se debe tomar en cuenta que la configuracin de circuito que se construir,
deber operar con las corriente y voltajes de reposo, escogidos para encontrar la R
S.
El siguiente grafico es el que nos ayuda a determinar el valor de R
S,
que estar en el
intervalo de polarizacin en que operara nuestro circuito.
TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.
ELECTRONICA II Pgina 14
A partir de la obtencin de la R
S
, podemos observar que se fijan valores de
reposo de operacin del transistor 2N4338, que fue en nuestro caso con el que se realizo
las configuraciones de los circuitos predeterminados.
En esta ocasin iniciamos con un anlisis terico, el cual finalizara con la
comprobacin en el laboratorio de los resultados que se encontraron tericamente, y
simulados en tina V8 de la respuesta de los circuitos, tanto un circuito amplificador
como el seguidor de fuente, estos distintos procedimientos servirn para comprobar la
fiabilidad de la respuesta de los circuitos antes mencionados.
El criterio de diseo, se baso prcticamente, en que a partir de la obtencin de la
R
S,
utilizamos los valores de reposo correspondientes a la corriente mxima en el
intervalo correspondiente para calcular la resistencia de la fuente y el V
GS
correspondiente a esa corriente de polarizacin.
Los respectivos valores de polarizacin que se utilizaron para el diseo son:
I
D
= 1e-4 [A]
V
GS
= -0.175 [V]
Este diseo de amplificador se basa en que fijando una corriente I
D
= 1e-4 [A] en el
transistor, la cada de potencial en el drenaje (V
D
) sea la mitad del voltaje de
suministro, y la cada de voltaje en la resistencia de la fuente sea tan pequea como V
S
=
1.2 [V] de tal manera que la seal en la salida tenga la mayor oscilacin y la seal no se
recorte. Para lo cual necesitamos fijar un voltaje V
GS
=-0.175.
TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.
ELECTRONICA II Pgina 15
I NI CI ANDO EL ANALISI S [DC] POR ETAPAS DEL AMPLI FI CADOR.
Sabemos que si pasa una corriente I
D
= 1e-4 [A] por la resistencia del drenaje se
requiere polarizar el transistor de compuerta a fuente tal como V
GS
= -0.175 [V], para lo
cual se procede de la siguiente manera:
V
GS
=V
G
-V
S
Por lo tanto:
V
G
= V
GS
+ V
S
(1.2)+(-0.175) 1[V]
De esta manera lo que nos queda es fijar
un voltaje de compuerta V
G
= 1 [V] de
forma que se cumpla lo anterior.
ANALI ZANDO EL DI VI SOR DE
VOLTAJ E:
Sabemos que queremos V
G
= 1 [V] , por tal motivo
La corriente que pasa por el divisor debe ser:
Tomando la R superior como 25M.
Por tal motivo la R inferior deber entonces ser:
TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.
ELECTRONICA II Pgina 16
El voltaje de suministro que se utilizo para implantar este circuito corresponde a
V
DD
=22[V]. Este laboratorio trata del diseo de una configuracin de circuito con JFET
que funcione como amplificador y uno como seguidor de fuente, de tal manera que los
resultados obtenidos tericamente se respalden con una simulacin y luego de estar
seguros de la respuesta del circuito se proceda a observar su desempeo en el
laboratorio y ver la consistencia del mismo a partir de los resultados tericos y de
simulacin obtenidos.
CI RCUI TO AMPLI FI CADOR:
a) Anlisis virtual del amplificador fuente comn utilizando TI NA v8.
El circuito a analizar es el siguiente, con los valores de resistores obtenidos en la
parte terica y utilizando capacitores de acoplamiento de seal y BYPASS se tiene.
Los resultados obtenido para la parte de simulacin en DC se muestran a
continuacin, quedando en evidencia que el anlisis terico tiene una alta coincidencia
con los valores encontrados en la simulacin.
TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.
ELECTRONICA II Pgina 17
Que fueron los resultados obtenidos tericamente, y satisfactoriamente respaldados con
Tina V8.
Lo cual respalda el resultado obtenido para la ganancia, que es de aproximadamente 58.
V
in
= 50mV
Vout = 2.9 V
0.00 50.00u 100.00u 150.00u 200.00u
V
o
u
t
-4.00
-2.00
0.00
2.00
4.00
V
i
n
-50.00m
-25.00m
0.00
25.00m
50.00m
Vout = 2.9 V
V
in
= 50mV
TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.
ELECTRONICA II Pgina 18
b) Los resultados obtenidos en el laboratorio para el amplificador fuente
comn fueron los siguientes:
1. En la polarizacin del ckto: Tal como se muestra en la imagen de abajo, los
resultados varan considerablemente en comparacin con los encontrados en la
simulacin, esto se debe a que experimentalmente no se contaba con los valores exactos
en los valores de los resistores, y fueron estos los que produjeron los cambios en la
polarizacin del ckto.
Los resultados obtenidos en el laboratorio, al introducir una seal con la configuracin
de parmetros mostrada en la imagen inferior que es del generador de seales:
TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.
ELECTRONICA II Pgina 19
Se obtiene la respuesta del ckto amplificador propuesto, tal como aparece en la siguiente
imagen:
El cual confirma que efectivamente la ganancia del amplificador fuente comn , anda
por los 57.
CI RCUI TO SEGUI DOR DE FUENTE:
El circuito seguidor de fuente, que se construir en el laboratorio es el propuesto
en el esquema siguiente.
Este circuito presenta la particularidad, de que se le elimino la R
D
y la salida del
circuito se tomo en la fuente, lo cual permite que la seal de entrada se replique en la
salida, y es as como este circuito se convierte en un seguidor.
R
1
1
,
2
M
R
S
1
2
k
+
U1 22
+
Vsing
T1 2N4338
+
U2 22
R
1
2
5
M
VF1
C1 100n
TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.
ELECTRONICA II Pgina 20
a) Resultados obtenidos al simular con TINA V8.
El cual muestra claramente, que la salida sigue a la entrada del circuito, aunque
con una leve reduccin en la seal de salida.
b) Resultados obtenidos en el laboratorio:
Vout = 0.9 V
Vin = 1V
0.00 10.00m 20.00m 30.00m 40.00m 50.00m
V
o
l t a
g
e
(
V
)
-1.00
-500.00m
0.00
500.00m
1.00
Vout = 0.9 V
Vin = 1V
Que efectivamente confirma que la entrada sigue a la salida, con una Av = 0.92.