AD1 - Organizao de Computadores 2013.

2 Data de entrega 03/09/2013

1. 2. (1,0) Explique em detalhes como funciona a execuo da instruo STR op na arquitetura mostrada em aula. (1,0) Considere uma mquina com arquitetura semelhante quela apresentada em aula. Pode-se enderear no mximo 64k clulas de memria onde cada clula armazena uma palavra e cada instruo tem o tamanho de uma palavra. Todas as instrues desta mquina possuem o mesmo formato: um cdigo de operao, que permite a existncia de um valor mximo de 128 cdigos, e dois operandos, que indicam endereos de memria. a) Qual o tamanho mnimo do REM ? b) Qual o tamanho mnimo do CI ? c) Qual o tamanho do barramento de endereos ? d) Qual o tamanho mnimo do RI ? e) Qual a capacidade mxima da memria em bits ? f) Se a largura do barramento de dados desta mquina for igual metade do tamanho de uma instruo, como funcionar o ciclo de busca ? (1,0) IA-32 uma arquitetura de processador especificada pela Intel que a base de vrias Unidades Centrais de Processamento (UCP) muito conhecidas atualmente, tal como o Pentium, por exemplo. Esta arquitetura especifica que a UCP deve possuir 8 registradores com capacidade de armazenamento de 32 bits. Os nomes dos registradores so: %eax, %ecx, %edx, %ebx, %esi, %edi, %esp e %ebp. Esta arquitetura tambm especifica o conjunto de instrues de linguagem de montagem que a UCP deve processar. Na tabela abaixo, encontram-se algumas destas instrues: Instruo incl D decl addl D S,D Descrio Incrementa de 1 o contedo do registrador D e armazena o resultado no registrador D Decrementa de 1 o contedo do registrador D e armazena o resultado no registrador D Soma o contedo do registrador D com o contedo do registrador S e armazena resultado no registrador D Subtrai o contedo do registrador S do contedo do registrador D e armazena resultado no registrador D

3.

subl S,D

Considere que os registradores %eax, %ecx e %edx armazenem os seguintes contedos: Registrador %eax %ecx %edx Contedo 3 -1 1

Considere que a seguinte sequncia de instrues seja executada. Na tabela abaixo, identifique o registrador que ser modificado no campo Destino e o seu novo valor no campo Valor aps a execuo de cada instruo.

Instruo addl %eax,%eax incl %ecx decl %edx subl %ecx, %edx 4.

Destino

Valor

(1,0) O barramento PCI Express um barramento especificado pela Intel em 2004 para ser um barramento de alto desempenho (fontes de consulta: Guia do Hardware (http://www.guiadohardware.net/tutoriais/pci-express/) e Clube do Hardware (http://www.clubedohardware.com.br/artigos/1060/4)). a) Explique o que so as seguintes caractersticas deste barramento: Multiponto e serial b) Indique a taxa de transmisso (MB/s) de cada uma das verses X1, X4, X8 e X16 e explique como se implementa o aumento da taxa de transmisso de cada verso a partir da verso inicial X1. (1,0) Algumas placas me de computadores atuais utilizam os chipsets. Explique o que so e como funcionam os chipsets (fontes de consulta: Guia do Hardware (http://www.guiadohardware.net/) e Clube do Hardware (http://www.clubedohardware.com.br/). (1,0) Faa uma pesquisa sobre um processador multicore da INTEL e descreva em detalhes sua hierarquia de memria (registradores, memria cache de diversos nveis e memria principal). (1,0) Um computador possui um RDM com 16 bits de tamanho e um REM com capacidade para armazenar nmeros com 20 bits. Sabe-se que a clula deste computador armazena dados com 8 bits de tamanho e que ele possui uma quantidade N de clulas, igual sua capacidade mxima de armazenamento. Pergunta-se: a) Qual o tamanho do barramento de endereos? b) Quantas clulas de memria so lidas em uma nica operao de leitura? c) Quantos bits tm a memria principal? (1,0) Uma memria associativa por conjunto consiste em 64 quadros divididos em conjuntos de 4 quadros cada. A memria principal contm 4K blocos de 128 palavras cada um. Mostre o formato de um endereo de MP. (1,0) Considere um sistema de computao que possui uma memria principal (RAM) com capacidade mxima de endereamento de 64K clulas, sendo que cada clula armazena um byte de informao. Para criar um sistema de controle e funcionamento da sua memria cache, a memria RAM constituda de blocos de 8 bytes cada. A memria cache do sistema do tipo mapeamento direto, contendo 32 linhas. Pergunta-se: a) Como seria organizado o endereo da MP (RAM) em termos de etiqueta (tag), nmero de linha e do byte dentro da linha? b) Em que linha estaria contido o byte armazenado no seguinte endereo da MP: 0001 0001 0001 1011? c) Qual capacidade da memria cache em bytes?

5.

6. 7.

8.

9.

10. (1,0) Explique as diversas memrias que constituem a hierarquia de memria comparando-as em termos de tempo de acesso, capacidade, e temporariedade de armazenamento de dados.