Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
Cuando se trabaja con circuitos digitales es muy comn que al final de un diseo se tenga un circuito con un nmero de partes (circuitos integrados y otros) mayor al necesario. Para lograr que el circuito tenga la cantidad de partes correcta (la menor posible) hay que optimizarlo (reducirlo). Un diseo ptimo causar que: - El circuito electrnico sea ms simple - El nmero de componentes sea el menor - El precio de proyecto sea el ms bajo - La demanda de potencia del circuito sea menor - El mantenimiento del circuito sea ms fcil. - Es espacio necesario (en el circuito impreso) para la implementacin del circuito ser menor. En consecuencia que el diseo sea el ms econmico posible. Una herramienta para reducir las expresiones lgicas de circuitos digitales es la matemticas de expresiones lgicas, que fue presentada por George Boole en 1854, herramienta que desde entonces se conoce como lgebra de Boole. Las reglas del lgebra Booleana son: Notas: (punto): significa producto lgico. + (Signo de suma): significa suma lgica
Para asegurarse de que la reduccin del circuito electrnico fue exitosa, se puede utilizar la tabla de verdad que debe dar el mismo resultado para el circuito simplificado y el original.
Compuerta AND
La compuerta AND o Y lgica es una de las compuertas ms simples dentro de la Electrnica Digital. Su representacin es la que se muestra en las siguientes figuras. La primera es la representacin de una compuerta AND de 2 entradas y la segunda de una compuerta AND de 3 entradas.
La compuerta Y lgica ms conocida tiene dos entradas A y B, aunque puede tener muchas ms (A, B, C, etc.) y slo tiene una salida X.
La compuerta AND de 2 entradas tiene la siguiente tabla de verdad. Se puede ver claramente que la salida X solamente es "1" (1 lgico, nivel alto) cuando la entrada A como la entrada B estn en "1". En otras palabras... La salida X es igual a 1 cuando la entrada A y la entrada B son 1 Esta situacin X = A*B o X = AB. se representa en lgebra booleana como:
Una compuerta AND de 3 entradas se puede implementar con interruptores, como se muestra en el siguiente diagrama.
En la tabla de verdad se muestra a la derecha: A = Abierto y C = Cerrado. Una compuerta AND puede tener muchas entradas. Una compuerta AND de mltiples entradas puede ser creada conectando compuertas simples en serie. El problema de poner compuertas en cascada, es que el tiempo de propagacin de la seal desde la entrada hasta la salida, aumenta. Si se necesita una compuerta AND de 3 entradas y no una hay disponible, es fcil crearla con dos compuertas AND de 2 entradas en serie o cascada como se muestra en el siguiente diagrama.
Se observa que la tabla de verdad correspondiente es similar a la mostrada anteriormente, donde se utilizan interruptores. Se puede deducir que el tiempo de propagacin de la seal de la entrada C es menor que los de las entradas A y B (Estas ltimas deben propagarse por dos compuertas mientras que la entrada C se propaga slo por una compuerta)
Compuerta NAND
Una compuerta NAND (NO Y) de dos entradas, se puede implementar con la concatenacin de una compuerta AND o "Y" de dos entradas y una compuerta NOT o "No" o inversora. Ver la siguiente figura.
Al igual que en el caso de la compuerta AND, sta se puede encontrar en versiones de 2, 3 o ms entradas.
Como se puede ver la salida X slo ser "0" cuando todas las entradas sean "1". Nota: Un caso interesante de este tipo de compuerta, al igual que la compuerta NOR o "NO O", es que en la primera y ltima lnea de la tabla de verdad, la salida X es tiene un valor opuesto al valor de las entradas. En otras palabras: Con una compuerta NAND se puede obtener el comportamiento de una compuerta NOT o "NO". Aunque la compuerta NAND parece ser la combinacin de 2 compuertas (1 AND y 1 NOT), sta es ms comn que la compuerta AND a la hora de hacer diseos. En la realidad este tipo de compuertas no se construyen como si combinramos los dos tipos de compuertas antes mencionadas, si no que tienen un diseo independiente.
En el diagrama se muestra la implementacin de una compuerta NOT con una compuerta NAND. En la tabla de verdad se ve que slo se dan dos casos a la entrada: cuando I = A = B = 0 o cuando I = A = B = 1
F = A. B
Teorema de Morgan
Entonces (observando las 2 tablas de verdad anteriores): A. B = A + B
Esta ltima igualdad "A. B = A + B" es llamada "El teorema deMorgan". Este teorema es muy til para simplificar circuitos combi nacionales booleanos. Es especialmente til cuando hay que simplificar expresiones booleanas grandes y complejas que estn negadas (que tienen una lnea horizontal en la parte superior) una o ms veces. El circuito NAND equivalente se representa tambin como se muestra en el grfico anterior. Los pequeos crculos que estn a la entrada de la compuerta OR reemplazan a las compuertas que se muestran en el primer grfico de este artculo. (El crculo pequeo es un inversor)
La compuerta OR tambin se puede implementar con interruptores como se muestra en la figura de arriba a la derecha, en donde se puede ver que: cerrando el interruptor A "O" el interruptor B se encender la luz "1" = cerrado, "0" = abierto, "1" = luz encendida
OR
de
- La representacin de la compuerta "OR" de tres entradas (primer diagrama). - La tabla de verdad (segundo diagrama) y... - La implementacin con interruptores (tercer diagrama)
La lmpara incandescente se iluminar cuando cualquiera de los interruptores (A o B o C) se cierre. Se puede ver que cuando cualquiera de ellos est cerrado la lmpara estar alimentada y se encender. La funcin booleana es X = A + B + C
Al igual que en el caso de la compuerta lgica OR, sta se puede encontrar en versiones de 2, 3 o ms entradas.
Como se puede ver la salida X slo es "1", cuando todas las entradas son "0".
Se puede ver tambin que la frmula booleana utilizada para el circuito equivalente da un resultado (F) igual al resultado de la frmula booleana de la compuerta NOR (F). F = A + B
Teorema de Morgan
Comparando los diagramas superiores (la compuerta NOR y su circuito equivalente) se obtiene la siguiente igualdad:
Esta ltima igualdad es llamada "El teorema de Morgan". Este teorema es muy til para simplificar circuitos combi nacionales booleanos, especialmente cuando existen expresiones grandes y complejas que estn negadas (que tienen una lnea horizontal en la parte superior) una o ms veces. El circuito NOR equivalente se representa tambin como muestra el grfico de la derecha: Los pequeos crculos que estn a compuerta reemplazan a las compuertas inversoras (el circulo pequeo es un inversor) la entrada de la NOT o compuertas
La salida de una compuerta NOT tiene el valor inverso al de su entrada. En el caso del grfico anterior la salida X = A Esto significa - Si a la entrada tenemos un "1" lgico, a la salida har - Si a la entrada tenemos un "0" lgico a la salida habr un "1" lgico. que: y...
un
"0"
lgico
Nota: El apstrofe en la siguiente expresin significa "negado". Entonces: X = A es lo mismo que X = A Las compuertas NOT se pueden conectar en cascada, logrando despus de dos compuertas, la entrada original. Ver el siguiente grfico y la tabla de verdad
Un motivo para implementar un circuito que tenga en su salida, lo mismo que tiene en su entrada, es conseguir un retraso de la seal original con un propsito especial.
Comprender el funcionamiento de esta compuerta digital es muy importante para despus poder implementar lo que se llama un comparador digital. La figura de la derecha muestra la tabla de verdad de una compuerta XOR de 2 entradas.
Y se representa con la siguiente funcin booleana X = A.B + A.B A diferencia de la compuerta OR, la compuerta XOR tiene una salida igual a "0" cuando sus entradas son iguales a 1. Si se comparan las tablas de verdad de la compuerta OR y la compuerta XOR se observa que la compuerta XOR obtendr un uno ("1") en su salida cuando la suma de los unos "1" en las entradas sea igual a un nmero impar. La ecuacin se puede escribir de dos maneras: X = A.B + A.B o La siguiente figura muestra la tabla de verdad de una compuerta XOR de 3 entradas
De la misma manera que el caso anterior se puede ver que se cumple que X = 1 slo cuando la suma de las entradas en "1" sea impar