Tipos de arreglos lgicos programables ROM PAL PLA

PROM Programmable Read-Only Memory Memoria Programable de Solo Lectura OTP One Time Programmable Dispositivo programable una sola vez Plano AND Fijo y OR Programable

PLA Programmable Logic Array Lgica de Arreglo Programmable Programables dependiendo de la Tecnologa Planos And y Or Programables

PAL Programmable Array Logic Arreglo Lgico Programable Dependiendo de la tecnologa. OTP EECMOS Plano And Programable y OR Fijo GAL Matriz Lgica Genrica (GAL, Generic Array Logic) La GAL se forma con una matriz AND reprogramable y una matriz OR fija , con una salida lgica programable. La figura 4.4.7. muestra el diagrama de bloques de una GAL. Esta estructura permite implementar cualquier expresin lgica suma de productos con un nmero de variables limitado.

Diagrama de Bloques de una GAL (Generic Array Logic). GAL es reprogramable y la GAL tiene configuraciones de salida programables. La GAL se puede programar una y otra vez, ya que usa tecnologa ECMOS (Electrically Erasable CMOS, CMOS borrable elctricamente). La matriz reprogramable es esencialmente una red de conductores ordenados en filas y columnas, con una celda CMOS elctricamente

borrable (E2CMOS) en cada punto de interseccin, en lugar de un fusible como en el caso de las PAL. Estos PLDs son borrables y reprogramables. El transistor CMOS tiene 2 compuertas, una de ellas totalmente aislada, flotante. Para programar cada celda se aplica o no una tensin mayor a VDD (alta) en la compuerta no flotante. Al aplicar esta tensin el dielctrico conduce y la compuerta flotante se carga negativamente, dejando en operacin normal siempre abierto el transistor.

Estructura Bsica de una GAL (Generic Array Logic)

Programacin de una GAL (Generic Array Logic). El borrado se puede hacer de dos formas:

Con luz ultravioleta(UV): exponiendo el transistor de 5 a 20 minutos a luz UV, el dielctrico conduce y permite la descarga de la compuerta flotante. Para este borrado el chip lleva una ventana de cuarzo transparente. Borrado elctrico: Es el ms usado hoy en da. La capa que aisla la compuerta flotante es ms delgada. Al aplicar una tensin alta con polaridad contraria , la compuerta flotante se descarga porque el dielctrico conduce. Las ventajas ms importantes de esta tcnica son

una descarga rpida, no se requiere UV y no se requiere sacar el chip de su base. GALs comerciales Las diversas GAL tienen el mismo tipo de matriz programable. Se diferencian en el tamao de la matriz, en el tipo de OLMC (Las macroceldas Lgicas de Salida que contienen circuitos lgicos programables que se pueden configurar como entrada o salida combinacional y secuencial) y en los parmetros de funcionamiento, tales como velocidad y disipacin de potencia.

Un dispositivo posterior fue desarrollado con la caracterstica de ser borrado y reprogramado elctricamente. Recibi el nombre de PEEL por sus siglas en ingls Programmable Electrically Erasable Logic. Posteriores desarrollos dieron origen a las arquitecturas actualmente utilizadas en los PLD. Estas arquitecturas son llamadas CPLD por su sigla en ingls Complex Programmable Logic Device y FPGA por su sigla en ingls Field Programmable Gate Array. Los CPLD se basan en tecnologa Flash mientras que las FPGA se basan en tecnologa SRAM.

Bibliografa http://www.mitecnologico.com/iem/Main/TiposDePLC http://www.slideshare.net/carlosalbertogamboa/tipos-de-plcs