Leyenda: (-) Bit no implementado, (R/W) - Bit de lectura/escritura, (R) - Bit de lectura (0), Despus del reinicio, el bit

se pone a cero

ADIF - A/D Converter Interrupt Flag bit (bit de bandera de la interrupcin del convertidor A/D) o 1 - Se ha completado una conversin A/D (el bit debe volverse a 0 por software).
o

0 - No se ha completado una conversin A/D o no ha empezado.

RCIF - EUSART Receive Interrupt Flag bit (bit de bandera de la interrupcin de recepcin del EUSART)
o o

1 - El bfer de recepcin del EUSART est lleno. El bit se pone a cero al leer el registro RCREG. 0 - El bfer de recepcin del EUSART no est lleno.

TXIF - EUSART Transmit Interrupt Flag bit (bit de la interrupcin de transmisin del EUSART)
o o

1 - El bfer de transmisin del EUSART est vaco. El bit se pone a cero al esribir un dato en el registro TXREG 0 - El bfer de transmisin del EUSART est lleno.

SSPIF - Master Synchronous Serial Port (MSSP) Interrupt Flag bit (bit de bandera de la interrupcin de puerto serie sncrono maestro)
o

1 - Se ha cumplido la condicin de ocurrir una interrupcin del MSSP al transmitir/recibir los datos. Difieren dependiendo del modo de operacin del MSSP (SPI o I2C). El bit debe ponerse a cero por software antes de volver de la rutina de servicio de interrupciones) 0 - No se ha cumplido ninguna condicin de ocurrir una interrupcin del MSSP.

CCP1IF - CCP1 Interrupt Flag bit (bit de bandera de la interrupcin del mdulo 1 de Comparacin/Captura/PWM (CCP1)
o

1 - Se ha cumplido la condicin de la interrupcin del CCP1 (CCP1 es una unidad para captar, comparar y generar una seal PWM). Dependiendo del modo de operacin (modo captura o modo comparacin), se produce una captura o la igualdad en la comparacin. En ambos casos, el bit debe volverse a cero por software. El bit no se utiliza en el modo PWM. 0 - No se ha cumplido la condicin de la interrupcin del CCP1

TMR2IF - Timer2 to PR2 Interrupt Flag bit (bit de bandera de la interrupcin de igualdad entre el temporizador Timer2 y el registro PR2)

1 - Se ha producido igualdad con el valor del TMR2 (registro de 8 bits del temporizador) y el valor del PR2. El bit debe ponerse a cero por software antes de volver de la rutina de servicio de interrupciones) 0 - No se ha producido igualdad con el valor del TMR2 y el valor del PR2.

TMR1IF - Timer1 Overflow Interrupt Flag bit (bit de bandera de la interrupcin de desbordamiento del temporizador Timer1)
o o

1 - Se ha producido desbordamiento en el registro TMR1. El bit debe ponerse a cero por software. 0 - No se ha producido desbordamiento en el registro TMR1.

Leyenda: (-) Bit no implementado, (R/W) - Bit de lectura/escritura, (0) Despus del reinicio, el bit se pone a cero

OSFIF - Oscillator Fail Interrupt Flag bit (bit de bandera de la interrupcin de fallo en el oscilador) o 1 - Se ha producido un fallo en el oscilador del sistema. La entrada de reloj ha sido conmutada al oscilador interno INTOSC. El bit debe ponerse a cero por software.
o

0 - El oscilador del sistema funciona correctamente.

C2IF - Comparator C2 Interrupt Flag bit (bit de bandera de la interrupcin del comparador C2)
o o

1 - La salida del comparador analgico C2 ha sido cambiada (el bit C2OUT). El bit debe ponerse a cero por software. 0 - La salida del comparador analgico C2 no ha sido cambiada.

C1IF - Comparator C1 Interrupt Flag bit (bit de bandera de la interrupcin del comparador C1)
o o

1 - La salida del comparador analgico C1 ha sido cambiada (el bit C1OUT). El bit debe ponerse a cero por software. 0 - La salida del comparador analgico C1 no ha sido cambiada

EEIF - EE Write Operation Interrupt Flag bit (bit de bandera de la interrupcin de la operacin de escritura en la memoria EEPROM)
o o

1 - La operacin de escritura en la memoria EEPROM se ha completado. El bit debe ponerse a cero por software. 0 - La operacin de escritura en la memoria EEPROM no se ha completado o todava no se ha iniciado.

BCLIF - Bus Collision Interrupt Flag bit (bit de bandera de la interrupcin de colisin de bus en el MSSP)
o o

1 - Se ha producido una colisin de bus en el MSSP al ser configurado para el modo maestro I2C. El bit debe ponerse a cero por software. 0 - No se ha producido colisin de bus en el MSSP.

ULPWUIF - Ultra Low-power Wake-up Interrupt Flag bit (bit de bandera de la interrupcin para salir del modo de ultra bajo consumo - la reactivacin)
o o

1 - Se ha cumplido la condicin de salir del modo de ultra bajo consumo. El bit debe ponerse a cero por software. 0 - No se ha cumplido la condicin de salir del modo de ultra bajo consumo.

CCP2IF - CCP2 Interrupt Flag bit (bit de la interrupcin del mdulo 2 de Comparacin/Captura/PWM - CCP2)
o

1 - Se ha cumplido la condicin de la interrupcin del CCP2 (CCP2 es una unidad para captar, comparar y generar una seal PWM). Dependiendo del modo de operacin (modo captura o modo comparacin), se produce una captura o la igualdad en la comparacin. En ambos casos, el bit debe volverse a cero por software. El bit no se utiliza en el modo PWM. 0 -No se ha cumplido la condicin de la interrupcin del CCP2.