Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
=
A seguir est apresentado um exemplo completo de determinao do resistor de base
para a obteno de um ponto de operao desejado.
Dado o circuito, apresentado a seguir com o transistor BC 200 (silcio) e sua curva
caracterstica de sada, determinar o valor do resistor de base necessrio para obter um
V
CEQ
= -3V (a reta de carga para 330O j est traada na curva.
Fig.125
B
BE CC
BQ
R
V V
I
=
V
CC
tenso de alimentao
V
BE
tpico do transistor
R
B
resistor de base
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 195
Fig.125 (continuao)
Considerando que a diferena de 0,2V admissvel, o valor de I
BQ
necessrio -80
Para determinar o valor de R
B
aplica-se a equao.
O =
= 25 . 86
00008 , 0
6 , 0 5 , 7
B
BQ
BE CC
B
R
I
V V
R
O valor comercial mais prximo para R
B
82KO
O resistor de base utilizado para a polarizao por corrente de base constante
normalmente de valor elevado (por exemplo 68KO, 220 KO, 470 KO) por que as
correntes de base dos transistores so baixas (microampres e miliampres).
8.18 Estabilidade trmica dos circuitos transistorizados
A corrente de coletor dos transistores est sujeita a variaes de valor em funo da
temperatura, devido as correntes de fuga I
CBO
e I
CEO
.
I
C
= | I
|
+ I
CBO . (
| + 1)
DEPENDENTE DA
TEMPERATURA
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 196
A corrente de coletor responsvel pela tenso no resistor de coletor (V
RC
= I
C
. R
C
) e,
consequentemente, pela tenso V
CE
(V
CE
= V
CC
V
RC
).
Assim, as variaes da corrente de coletor, ocasionadas pelas variaes de temperatura,
modificam a forma como as tenses se dividem entre o transistor e o resistor de coletor,
retirando o transistor do ponto de funcionamento (fig.126).
Fig.126
Todo o circuito eletrnico com transistores apresenta um certo grau de instabilidade
trmica.
a) Fator de estabilidade S
O fator de estabilidade, representado pela letra S, um coeficiente utilizado para avaliar
o grau de estabilidade trmica de um estgio transistorizado.
Este fator de estabilidade corresponde ao cociente entre a variao da corrente de
coletor (AI
C
) e a variao da corrente de fuga (AI
CBO
) responsvel pelo fenmeno.
Um estgio transistorizado ter melhor qualidade quanto menor for a variao de
I
C
(AI
C
) em funo da variao de I
CBO
(AI
CBO
).
As variaes de temperatura tendem a fazer com que o ponto de funcionamento
do circuito se desloque.
Aumento de temperatura deslocamento para a parte superior da reta da carga
Reduo de temperatura parada de estabilidade corresponde ao cociente
entre a variao da corrente de coletor (AA a parte inferior da reta de carga)
CBO
C
I
I
S
A
A
=
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 197
Isto significa que quanto menor for o resultado da diviso AI
C
/AI
CBO
mais estvel o
circuito.
A estabilidade trmica admissvel depende fundamentalmente da aplicao a qual o
circuito se destina.
b) Estabilidade trmica dos circuitos com polarizao por corrente de base constante
O mtodo de polarizao por corrente de base constante no deve ser empregado em
circuitos que estejam sujeitos a grandes variaes trmicas. Este tipo de polarizao
propicia uma estabilidade trmica muito pequena.
O fator de estabilidade trmica dos circuitos polarizados por corrente de base constante
dado pela equao:
Com valor de S elevado o circuito tem pouca estabilidade trmica. Observa-se aInda
que o fator S = | + 1 indica que quanto maior o | do transistor maior ser sua
instabilidade.
8.19 Correo do ponto de funcionamento
Devido a diferena no processo de fabricao os transistores de um mesmo tipo podem
apresentar ganhos de correntes diferentes, variando em uma ampla faixa.
O transistor BC 337, por exemplo, pode apresentar um ganho de corrente situado entre
60 e 630.
A curva caracterstica de sada, fornecida pelo fabricante, representa a caracterstica
mdia para um tipo de transistor.
Como na polarizao por corrente de base constante o ponto de funcionamento depende
diretamente do ganho de corrente do transistor, comum ocorrer uma diferena entre os
valores reais obtidos no circuito e os valores de projeto (fig.127, 128 e 129).
menor AI
C
em
funo de AI
CBO
S menor
mais estvel
termicamente
S = | + 1
I
CQ
= 37 mA mA
I
BQ
= 0,15 mA
V
CEQ
= 12 V
V
RCQ
12V V
R
C
= 330O O
R
B
= 150K O
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 198
Fig.127
Fig.128
Fig.129
No exemplo apresentado o transistor apresenta um ganho de corrente superior a mdia,
resultando em uma modificao do ponto de funcionamento (fig.130).
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 199
Fig.130
Neste caso se faz necessrio corrigir o circuito, de forma que o ponto de funcionamento
seja o desejado.
Como o ganho de corrente do transistor no pode ser alterado, a correo feita atravs
do resistor de base.
Dependendo de como o ganho de corrente real do componente se situa em relao ao
ganho mdio podem ocorrer trs situaes:
a) V
CEQ
do transistor prximo ao valor desejado
b) V
CEQ
do transistor muito abaixo do valor desejado
c) V
CEQ
do transistor muito acima do valor desejado.
A) V
CEQ
prximo ao valor desejado
Quando o ganho real do transistor aproximadamente igual ao ganho mdio, fornecido
pela curva caracterstica o funcionamento do circuito se situar prximo ao ponto
desejado (fig.131).
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 200
Fig.131
Neste caso no necessrio realizar uma correo porque as diferenas entre os valores
desejados e os reais so pequenas.
B) V
CEQ
muito abaixo do valor desejado.
Quando o ganho real do transistor maior que o valor mdio o ponto de funcionamento
sofre um deslocamento para a parte superior da reta de carga. (fig.132).
Fig.132
Tomando como ponto de partida os dados obtidos a partir da curva caracterstica
(mdia).
VALORES DO
PROJETO
I
CQ
= 37 mA mA
I
BQ
= 0,15 mA
V
CEQ
= 12 V
V
RCQ
12V
VALORES REAIS
OBTIDOS
I
BQ
= 0,15 mA
I
CQ
= 34 mA
V
CEQ
= 12,5 V
V
RCQ
11,5V
CONDIO DESEJADA
(| MDIO)
I
BQ
= 0,15 mA
I
CQ
=
37 mA
V
CEQ
= 12 V
V
RCQ
12V
R
B
= 150KO
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 201
Fig
Devido ao maior ganho de corrente do transistor, o mesmo circuito, com os mesmos
resistores, apresentou um resultado muito diferente do desejado.
Como o ganho de corrente do transistor no pode ser modificado, compensa-se este
maior ganho de corrente reduzindo a corrente de base quiescente (I
BQ
) do transistor.
Reduzindo a corrente de base I
BQ
a corrente de coletor se reduz, retornando ao valor
desejado.
Para reduzir a corrente de base I
BQ
deve-se aumentar o valor do resistor R
B
(fig.133).
VALORES REAIS
OBTIDOS
(Com | real mais baixo)
I
BQ
= 0,15 mA
I
CQ
=
27 mA
V
CEQ
= 15 V
V
RCQ
9V
R
B
= 150KO
INCORRETOS
I
BQ
= 0,11 mA
I
CQ
=
37 mA
V
CEQ
= 12 V
V
RCQ
12V
CORRIGIDOS
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 202
Fig.133
CONCLUSO
Se o transistor apresenta um ganho real menor que o ganho mdio o ponto de
funcionamento sofre um deslocamento para a parte inferior da reta de carga (fig.134)
Fig.134
Tomando novamente, como ponto de partida, os dados obtidos a partir da curva
caracterstica (mdia).
Quando for necessrio aumentar o V
CE
de um transistor
polarizado por corrente de base constante deve-se diminuir a
corrente de base, aumentando o valor do resistor de base
CONDIO
DESEJADA
(| MDIO)
I
BQ
= 0,15Ma
I
CQ
= 37mA
V
CEQ
= 12V
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 203
O ponto de funcionamento do circuito muito diferente do desejado, fazendo-se
necessria uma correo.
O ganho de corrente mais baixo do transistor deve ser compensado, atravs de um
aumento correspondente na corrente de base quiescente I
BQ
.
Para aumentar I
BQ
o valor de R
B
deve ser reduzido (fig.135).
VALORES REAIS OBTIDOS
(com | real mais baixo)
I
BQ
= 0,15mA
I
CQ
= 27Ma
V
CEQ
= 15V
V
RCO
= 9V
R
B
= 150kO
IBQ = 0,2mA
ICQ = 36Ma
VCEQ = 12V
VRCQ = 12V
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 204
Fig.135
Concluso:
8.20 Regies de Operao de um transistor
O ponto de operao de um transistor pode ser localizado em qualquer posio ao longo
da reta de carga.
De acordo com a posio da reta de carga em que o ponto de operao se situa diz-se
que o transistor est operando em uma das trs regies denominadas:
a) regio de corte (fig.136)
b) regio de saturao (fig.137)
c) regio ativa (fig.138)
Quando for necessrio reduzir o V
CE
de um transistor
polarizado por corrente de base constante deve-se
aumentar a corrente de base, reduzindo o valor de R
B
.
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 205
Fig.136 Fig.137 Fig.138
A) Regio de corte
Um transistor est na regio de corte quando a juno base emissor est polarizada
inversamente.
A polarizao inversa na juno B
E
torna a corrente de base nula.
Com base na equao de I
C
e na corrente I
B
= - tm-se:
I
C
= | . I
|
+ | . I
CBO
onde | .I
CBO
= I
CEO
I
C
= 0 . I
|
+ | . I
CBO
A corrente de coletor apenas de fuga (corrente de saturao reversa I
CEO
) e seu valor
da ordem de microampres nos transistores de silcio.
Com corrente de coletor praticamente nula no h queda no resistor de coletor (V
RC
= I
C
. R
C
) e o V
CE
do transistor o prprio valor da tenso de alimentao do circuito.
A figura 139 mostra um circuito transistorizado com a juno BE polarizada
inversamente, de forma a estar em corte.
I
C
= | . I
CBO
NO CORTE V
CE
= V
CC
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 206
Fig.139
Na reta de carga o ponto de corte est sobre o eixo horizontal (fig.140).
Fig.140
Nos transistores de silcio em geral bastar cortar a corrente de base para levar o
transistor ao corte, sendo desnecessrio polarizar inversamente a juno BE.
A figura 141 mostra um transistor de silcio polarizado na regio de corte.
TRANSISTOR
NA REGIO
DE CORTE
JUNO B
E
JUNO C
E
V
CE
~ V
CC
INVERSAMENTE
POLARIZADA
}
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 207
Fig.141
b) Regio de saturao
Um transistor est na regio de saturao quando a tenso V
BE
maior que a tenso
V
CE
.
A figura 142 mostra um transistor que est operando na regio de saturao.
Fig.142
O que caracteriza a regio de saturao que devido ao fato de V
BE
ser maior que V
CE
a
juno coletor base do transistor tambm fica diretamente polarizada.
TRANSISTOR NA
REGIO DA
SATURAO
JUNO B
E
DIRETAMENTE POLARIZADAS
JUNO C
B
V
BE
> V
CE
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 208
Na curva caracterstica de sada a regio de saturao fica prxima ao eixo vertical,
onde os valores de Vc
E
so mnimos e os valores de I
C
so mximos (fig.143).
Fig.143
Nas curvas caractersticas de sada normais a regio de saturao corresponde a uma
faixa muito estreita.
Por esta razo alguns manuais trazem uma segunda curva caracterstica de sada
somente para a regio de saturao(fig.144).
c) Regio ativa
A regio ativa corresponde a todo o trecho da reta de carga entre as regies de corte e de
saturao. (Fig.145).
Fig.144
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 209
Fig.145
Esta a regio caracterstica de funcionamento dos estgios amplificadores. Para
pontos de operao nesta regio so vlidas as regras de polarizao.
juno base emissor polarizao direta
juno base-coletor polarizao inversa
As figuras 146 e 147 mostram a caracterstica de sada e as tenses eltricas de um
transistor polarizado na regio ativa.
Fig.146 Fig.147
Em resumo, pode-se dizer que um transistor estar na regio ativa sempre que V
CE
for
maior que V
BE
e menor que V
CC
(ou seja, fora das regies de saturao e corte).
TRANSISTOR NA
REGIO ATIVA
JUNO B
E
diretamente polarizadas
JUNO C
E
inversamente polarizada
V
BE
< V
CE
< V
CC
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 210
8.21 Polarizao de base por divisor de tenso
A polarizao da base de um transistor pode ser feita a partir da utilizao de um divisor
de tenso, atravs do qual se aplica uma tenso V
BE
entre base e emissor do transistor.
A figura 148 mostra um circuito transistorizado que emprega este tipo de polarizao,
denominado de polarizao de base por divisor de tenso.
Fig.148
O divisor de tenso aplica uma tenso a base (V
B
) que polariza diretamente a juno
base emissor do transistor, provocando a circulao da corrente I
BQ
.
Como o emissor est terrado, a tenso de base V
B
a prpria tenso V
BE
aplicada ao
transistor (fig.149).
Na polarizao de base por divisor de tenso a finalidade
do divisor fornecer base uma tenso que polariza
diretamente a juno base emissor.
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 211
Fig.149
O valor da corrente I
BQ
ajustado aumentando ou diminuindo a tenso V
BE
, que
fornecida pelo divisor.
Normalmente os circuitos polarizados por divisor de tenso tem ainda um resistor de
emissor (R
E
), que tem por finalidade melhorar a estabilidade trmica do circuito
(fig.150).
Fig.150
A polarizao por divisor de tenso acrescida do resistor de emissor a mais empregada
porque propicia um alto grau de estabilidade trmica ao circuito.
Outra caracterstica importante deste tipo de polarizao a menor variao dos valores
de polarizao quando o transistor substitudo.
a) Anlise do circuito de coletor
A incluso de um resistor de emissor no circuito de
polarizao de um transistor tem por finalidade melhorar a
sua estabilidade trmica..
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 212
Nos circuitos polarizados por divisor a malha de coletor se compe:
da fonte de alimentao
do resistor de coletor
do transistor
do resistor de emissor (fig.151).
Fig.151
A tenso fornecida pela fonte se distribui sobre os componentes do circuito de coletor
(fig.152).
Fig.152
Segundo a Lei de Kircchoff para circuitos srie a soma das tenses eqivale a tenso de
alimentao.
V
RC
+ V
CE
+ V
RE
= V
CC
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 213
As quedas de tenso no resistor de coletor (V
RC
) e no resistor de emissor (V
RE
)
dependem da corrente no circuito de coletor (fig.153).
Fig.153
A diferena entre I
C
e I
E
muito pequena, pois corresponde ao valor de I
B
(I
E
= I
C
+ I
B
).
Por esta razo, costuma-se considerar I
E
= I
C
.
Desta forma, a equao da queda de tenso no resistor de emissor pode ser rescrita
como:
V
RE
= I
C
. R
E
A seguir est apresentado um exemplo de aplicao das equaes do circuito de coletor.
Dado o circuito apresentado ao lado, determinar os valores de V
RC
, V
RE
e V
CE
.
As equaes do circuito de coletor so:
V
CC
= V
RC
+ V
CE
+ V
RE
V
RC
= I
C
. R
C
V
RE
= I
C
. R
E
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 214
Fig.
Com os dados disponveis possvel calcular os valores de V
RC
e V
RE
.
V
RC
= I
C
. R
C
V
RC
= 1000O . 0,004A V
RC
= 4V
V
RE
= I
C
. R
E
V
RE
= 270O . 0,004A V
RC
= 1,08V
Dispondo de V
CC
, V
RC
e V
RE
pode-se determinar o V
CE
do transistor.
V
CC
= V
RC
+ V
CE
+ V
RE
V
CE
= V
CC
(V
RC
+ V
CE
)
V
CE
= 10 (4,0 + 1,08) V
CE
= 10 5,08
V
CE
= 4,92V
b) O circuito de base
O circuito de base, que corresponde ao divisor de tenso, tem por finalidade polarizar
diretamente a juno base-emissor do transistor, provocando a circulao da corrente
I
BQ
.
Quando o circuito de polarizao utiliza um resistor de emissor a tenso aplicada entre a
base e emissor (V
BE
) a diferena entre a tenso de base e a tenso de emissor (fig.154).
Fig.154
A tenso V
BE
aplicada a juno base emissor ( que se comporta como um diodo em
conduo) d origem a uma corrente de base (fig.155 e 156).
V
BE
= V
B
- V
RE
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 215
Fig.155 Fig.156
A prpria curva caracterstica da juno base emissor , essencialmente, a curva
caracterstica de um diodo em conduo.
Atravs da aplicao do valor correto de V
BE
se obtm a condio de funcionamento
desejada para o circuito.
8.22 Determinao analtica dos componentes polarizadores
A incluso do resistor de emissor torna o circuito mais estvel termicamente, o que
interessante do ponto de vista prtico.
Entretanto, no que diz respeito a anlise grfica, atravs de uma reta de carga, a
colocao do resistor de emissor se constitui em um problema.
Por esta razo, a determinao dos valores dos resistores de polarizao neste tipo de
circuito feita de forma analtica (matemtica).
Para simplificar a anlise matemtica, podem ser consideradas algumas aproximaes e
estimativas, que em nada prejudicam os resultados obtidos, tais como:
A pequena diferena existente entre Ic e I
E
(que a corrente de
base) no representa erro, comparada com a tolerncia dos
resistores (10% ou 5%)
O ganho dos transistores que empregam a polarizao por divisor
(chamados transistores de sinal) raramente inferior a 100.
Na determinao dos valores dos elementos polarizadores toma-se como pontos de
partida os valores:
- da tenso de alimentao (Vcc)
- da corrente de coletor (I
CQ
)
- da tenso sobre o resistor de coletor (V
RCQ
)
IC = IE
| = > 100
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 216
A tenso sobre o resistor de coletor (V
RC
) e a tenso de alimentao esto relacionados
entre si. Neste tipo de estgio adota-se normalmente uma tenso no resistor de coletor
igual ou prxima a metade da tenso de alimentao.
A corrente de coletor I
CQ
nos estgios transistorizados por divisor assume, normalmente,
valores que variam entre 1 a 10mA.
Dispondo dos valores Vcc, I
CQ
e V
RCQ
pode-se determinar os valores dos componentes
da malha de coletor.
Resistor de coletor calculado atravs da lei de Ohm, aplicada aos valores do
transistor (fig.157).
Fig.157
Resistor de emissor Adotando para o resistor de emissor uma queda de tenso um
dcimo da tenso de alimentao (V
RE
= 0,1Vcc) se obtm um fator de estabilidade
timo (10 a 15). Desta forma o resistor de emissor determinado pela equao:
E
RE
E
I
V
R = como V
RE
= 0,1Vcc
I
E
~ I
CQ
V
RCQ
~
2
CC
V
R
E
=
CQ
I
Vcc 1 , 0
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 217
Resistores de base o divisor de tenso formado pelos resistores de base tem por
finalidade fornecer a tenso V
B
base do transistor (fig.158).
Fig.158
Para que o circuito tenha um fator de estabilidade timo a corrente do divisor I
D
deve
ser suficientemente grande para que pequenas variaes na corrente absorvida pela base
no alterem significativamente a proporo de diviso da tenso sobre os resistores.
Adota-se, em funo desta necessidade uma corrente I
D
com valor:
Este valor de corrente do divisor pelo menos 10 vezes maior que a corrente de base
(considerando que o transistor tem | mnimo de 100).
Com os valores dos resistores determinado com auxlio da lei de Ohm.
R =
I
V
I
D
= 0,1 I
CQ
D
RB
B
I
V Vcc
R
2
1
=
D
RB
B
I
V
R
2
2
=
D
RB
B
I
V
R
1
1
=
D
RE re
B
I
V V
R
+
=
2
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 218
RESUMINDO
As equaes para o clculo dos elementos polarizadores por divisor de tenso so:
Rc =
CQ
RCQ
I
V
V
RB2
= V
BE
+ V
REQ
I
D
= 0,1 . I
C
V
REQ
= 0,1 . V
CC
R
B2
=
D
RB
I
V
2
R
E
=
CQ
REQ
I
V
V
RB1
= V
CC
V
RB2
D
RB
B
I
V
R
1
1
=
Para que a juno base-emissor conduza, a tenso fornecida a base deve ser a tenso
V
RE
(fig.159).
Fig.159
A tenso de sada do divisor a prpria queda de tenso no resistor R
B2
, de forma que:
V
RB2
= V
BE
+ V
RE
A tenso sobre R
B2
a tenso de alimentao menos a parcela que cabe a RB1.
V
RB1
= V
CC
V
RB1
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 219
Dispondo dos dois valores de tenso sobre os resistores deve-se assumir (escolher) um
valor para a corrente de funcionamento do divisor (fig.160).
Fig.160
A seguir esto apresentados dois exemplos de determinao dos elementos
polarizadores.
Exemplo 1
Determine os valores de R
C
, R
E
, R
B
1 e R
B2
para que o circuito funcione com I
CQ
=
5,8mA e V
RCQ
= 10V
Determinar os valores de RC, RE RB1 e
RB2, para que o circuito funcione com
ICQ = 5,8mA e VRCQ = 10V
Fig.
- Clculo de R
C
R
C
=
CQ
RCQ
I
V
R
C
= =
A
V
0058 . 0
10
R
C
= 1724O
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 220
-Clculo de R
E
V
REQ
= 0,1 . V
CC
V
REQ
= 0,1 . 20V V
REQ
= 2V
R
E
=
CQ
REQ
I
V
R
E
=
A
V
0058 , 0
2
- Clculo de R
B2
V
RB2
= V
BE
+ V
REQ
V
RB2
= 0,6V + 2V V
RB2
= 2,6V
I
D
= 0,1 . I
C
I
D
= 0,0058
A
. 0,1 I
D
= 580A
R
B2
=
D
RB
I
V
2
R
B2
=
A
V
00058 , 0
6 , 2
- Clculo de R
b1
VRB1 = VCC VRB2 VRB1 = 20V 2,6V VRB2 = 17,4V
RB1 =
D
RB
I
V
1
A
V
00058 , 0
6 , 17
Usando valores de resistores comerciais com 5% de tolerncia o circuito seria montado
conforme mostra a figura 161.
Fig.161
Exemplo 2
R
E
= 344O
R
B2
= 4,48kO
R
B
= 30,3K
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 221
Fig.
Determinar os valores de R
C
, R
E
, R
B1
e R
B2
para obter um V
CEQ
= 7v e I
CQ
= 12mA
Com os dados disponveis no possvel determinar o valor de R
C
. Pode-se iniciar
determinando o valor de V
REQ
, que depende apenas da tenso de alimentao.
- Clculo de V
REQ
V
REQ
= 0,1 . V
CC
V
REQ
= 0,1 . 12V V
REQ
= 1,2V
- Clculo de R
E
R
E
=
CQ
REQ
I
V
R
E
=
A
V
012 , 0
2 , 1
Agora dispondo dos valores de V
CEQ
e V
REQ
possvel calcular o valor de V
RCQ
.
- Clculo de V
RCQ
V
CC
= V
RCQ
+ V
CEQ
+ V
REQ
V
CC
V
REQ
V
CEQ
= V
RCQ
V
RCQ
= 12V 1,2V 7V V
RCQ
= 3,8V
- Clculo de R
C
R
C
=
CQ
RCQ
I
V
R
C
=
A
V
012 , 0
8 , 3
- Clculo de R
B2
V
RB2
= V
REQ
+ V
BE
V
RB2
= 1,2V + 0,6V V
RB2
= 1,8V
R
E
= 100OO
R
C
= 316O
R
B2
= 1500O
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 222
I
D
= 0,1 . IC I
D
0,1 . 0,012A I
D
= 0,0012A
R
B2
=
D
RB
I
V
2
R
B2
=
A
V
0012 , 0
8 , 1
- Clculo de R
B1
V
RB1
= V
CC
V
RB2
V
RB1
= 12V 1,8V V
RB1
= 10,2V
R
B1
=
D
RB
I
V
1
R
B1
=
A
V
0012 , 0
2 , 10
Usando os valores comerciais de resistores, com tolerncia de 5%, o circuito seria
montado conforme mostra a figura 162.
Fig.162
8.23 Modificao do Ponto de Operao
Os estgios transistorizados polarizados por divisor de tenso se caracterizam por
possuir tima estabilidade trmica, no necessitando de correes em funo de
variaes de temperatura
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 223
A modificao do ponto de funcionamento nestes estgios [ apenas quando se faz
necessrio alterar o ponto de funcionamento.
Supondo, por exemplo, como condio inicial, um estgio polarizado por divisor de
tenso com os valores indicados na figura 163.
Fig.163
Situao 1 Deseja-se aumentar o V
CE
do transistor
Para aumentar o V
CE
do transistor necessrio reduzir a queda de tenso nos resistores
R
E
e R
C
(fig.164).
Fig.164
As tenses V
RC
e V
RE
dependem da corrente I
C
(V
RC
= I
C
. R
C
e V
RE
~ I
C
. R
E
). A
reduo nos valores de V
RC
e V
RE
pode ser obtida pela reduo de I
C
.
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 224
Fig.
Como a corrente I
C
proporcional a I
B
, para reduzir I
C
se reduz I
B
.
Neste tipo de polarizao a corrente I
B
determinada pela tenso V
BE
(fig.165).
Fig.165
Portanto, para reduzir I
B
deve-se reduzir a tenso V
BE
.
A tenso V
BE
corresponde a diferena de tenso entre a base (V
B
) e o emissor (V
RE
):
I
B
MENOR
I
C
MENOR
V
BE
MENOR
I
B
MAIOR
V
BE
MENOR
I
B
MENOR
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 225
Fig.
A tenso V
B
fornecida pelo divisor de tenso (resistor de base R
B1
e resistor de base
R
B2
) (fig.166).
Fig.166
Para reduzir o V
BE
reduz-se V
B
, alterando os valores dos resistores que compem o
divisor de tenso.
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 226
Fig.
Resumindo processo de correo, utilizando setas para indicar os valores que aumentam
(|) ou diminuem (+) tm-se:
R
B1
|
ou
R
B2
+
V
B
+
V
RC
+
e
V
RE
+
V
BE
+ I
B
+ I
C
+ V
CE
+
R
B1
|
ou
R
B2
+
V
CE
|
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 227
Situao 2 Deseja-se reduzir o V
CE
do transistor.
Para conseguir uma reduo de V
CE
do transistor deve-se reduzir R
B1
ou aumentar R
B2
A seqncia de blocos abaixo mostra o comportamento do circuito.
a) Fator de estabilidade
Os circuitos polarizados por divisor de tenso se caraterizam por apresentar um fator de
estabilidade S de bom e timo. A alta estabilidade trmica deste mtodo de polarizao
se deve, principalmente, a incluso do resistor do emissor.
O fator de estabilidade deste tipo de circuito dado pela equao:
|
|
.
|
\
|
+
+
+
=
1 |
B
E
B E
R
R
R R
S
onde: R
E
= valor do resistor de emissor
R
B
= valor equivalente dos dois resistores de base.
2 B1
B2 1
R
R x
B
B
B
R
R
R
+
=
| = ganho de corrente do transistor
b) Princpio de funcionamento da estabilizao trmica
R
B1
+
ou
R
B2
|
V
B
|
V
RC
|
e
V
RE
|
V
BE
| I
B
| I
C
|
R
B1
+
ou
R
B2
|
V
CE
+
V
CE
+
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 228
As variaes de temperatura influenciam na corrente de coletor do circuito. A equao
da corrente de coletor mostra a dependncia trmica:
I
C
= | I
C
+ I
CBO
-|
A parcela da corrente de coletor que provocada pela corrente de fuga I
CBO
.
(|+1)
no
pode ser alterada porque se deve a fenmenos internos do transistor.
A polarizao por divisor de tenso atua na parcela de I
C
que provocada pela corrente
de base fazendo com que as variaes na corrente de fuga sejam compensadas por
variaes opostas na corrente I
B
.
I
C
= | (I
B
+ I
CBO
)
ICBO AUMENTA IB reduzida na mesma proporo pelo
circuito
ICBO DIMINUI IB aumentada na mesma proporo pelo
circuito
Esta correo automtica pode ser facilmente compreendida analisando o
comportamento de um circuito sujeito a variaes trmicas.
Tomando como ponto de partida o circuito apresentado na figura 167.
VARIVEL COM A
TEMPERATURA
NA POLARIZAO
POR DIVISOR DE
TENSO
AS VARIAES EM I
CBO
SO
COMPENSADAS POR VARIAES
OPOSTAS EM I
B
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 229
Fig.167
A partir do momento em que a temperatura aumenta (T|) como conseqncia do
aumento da corrente de fuga.
A modificao de I
C
provoca uma mudana indesejvel no ponto de operao. A partir
do momento em que I
C
aumenta I
E
aumenta tambm (I
E
= I
C
+ I
B
):
O aumento em I
E
provoca a existncia de uma maior queda de tenso em R
E
V
RE
= I
E
. R
E
Como a tenso VBE depende da tenso fornecida pelo divisor (fixa) e de VRE observa-
se que o seu valor decresce.
VRE = VB VRE como
Diminuindo o V
BE
do transistor a corrente de base I
B
diminui.
A reduo em I
B
ocorre na proporo correta para reduzir a corrente de coletor ao seu
valor original.
CONDIO
INICIAL
T| I
CBO
| I
C
|
I
C
| I
E
|
I
E
| V
RE
|
V
B
FIXO
V
BE
DIMINUI
V
RE
AUMENTOU
V
RE
| V
BE
+
V
RE
+ V
BE
+
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 230
IB+ IC+ (Volta ao valor original)
Resumindo o processo de correo tm-se:
Desta forma o circuito praticamente insensvel as variaes de temperatura.
CONDIO
FINAL
T| I
CBO
| I
C
| I
E
| V
RE
| V
BE
+ I
B
+ I
C
+
I
C
AUMENTA E DEPOIS RETORNA AO
VALOR ORIGINAL
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 231
9. TRANSISTORES DE EFEITO DE CAMPO (FET)
9.1 Caractersticas Gerais
Os FETs so transistores especiais que tm a capacidade de exercer o controle sobre um
fluxo de corrente atravs da tenso aplicada em um terminal de comando.
Os transistores FET so utilizados principalmente em estgios iniciais de instrumentos
de medida (osciloscpio, voltmetro eletrnico, receptores e outras aplicaes) onde seja
necessrio uma elevada impedncia de entrada.
A designao FET provm do idioma ingls (Field Effect Transistor) e se aplica a toda
uma famlia de componentes que funciona pelo mesmo princpio.
Os estudos dos FETs pode ser feito em duas etapas (J-FET e MOS-FET) porque cada
um dos tipos tem caractersticas prprias de comportamento.
9.1.1 Transistor efeito de campo de juno J-FET
FET
CONTROLE DA CORRENTE
ATRAVS DA TENSO
Transistores
FET
FET de Juno
(J.FET)
Canal N
Canal P
Deplexo
FET de ponta
isolada
(MOS-FET)
Canal N
Canal P
Canal N
Canal P
Enriquecimento
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 232
O FET de juno constitudo por um bloco de um tipo de material semicondutor no
qual fundida uma barra de outro tipo de material semicondutor, formando um canal
(fig.1).
Fig.1
Desta forma so possveis dois tipos de J-FET:
a) Bloco de Material P e canal de material N, denominado de J-FET canal N (fig.2).
Fig.2
b) Bloco de material N e canal de material P, denominado de J-FET canal P (fig.3).
Fig.3
c) Terminais de ligao do J-TEF
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 233
Os J-FETs possuem 3 terminais. Dois terminais esto ligados as extremidades do canal
e so denominados de fonte e dreno. O terminal fonte identificado pela letra S
(do ingls source) e o terminal dreno pela letra D (do ingls (drain) (Fig.4).
Fig.4
Os terminais de efeito de campo so fabricados em invlucros semelhantes aos
transistores bipolares. As figuras 6 e 7 ilustram dois tipos de FET.
Fig.6 Fig.7
e) Simbologia dos J-FET
As figuras 8 e 9 apresentam os smbolos dos J-FET canal N e canal P.
Fig.8 Fig.9
A diferena entre os smbolos apenas o sentido da seta no terminal porta (G).
f) Polarizao dos J-FET
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 234
Como nos transistores bipolares, o J-FET funciona como um dos terminais comum a
entrada e a sada do circuito. A configurao mais usual aquela que emprega o
terminal fonte como terminal comum (figs. 10 e 11).
Fig.10 Fig.11
OBSERVAO:
A polarizao ser analisada a partir do J-FET canal P. Para o J-FET canal N existe
apenas a troca dos portadores envolvidos e a conseqente troca da polaridade das fontes
de alimentao.
g) Terminal Fonte
O terminal fonte dos J-FET ligado ao plo positivo da fonte de alimentao (fig.12).
Fig.12
O terminal fonte o terminal de referncia para o FET assim como o emissor o
terminal de referncia para o transistor bipolar.
h) Terminal Dreno
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 235
O terminal dreno (D) ligado ao plo negativo da fonte de alimentao atravs de um
resistor denominado resistor de dreno R
D
(Fig.13).
Fig.13
O resistor de dreno tem funo semelhante ao resistor de coletor nos transistores
bipolares.
i) Terminal Porta
A porta o terminal de controle dos FETs (como a base dos transistores bipolares). Isto
significa que seu potencial varivel, conforme o sinal.
Entretanto, existe uma condio fundamental de polarizao que deve ser observada:
Observando a juno PN formada no J-FET canal P verifica-se a polaridade necessria
para obter o bloqueio (fig.14).
Fig.14
Na J-FET canal P a porta tem potencial positivo em relao ao terminal fonte (fig.15).
J-FET
POLARIZAO
DA PORTA
A juno PN formada entre porta e fonte sempre deve
estar polarizada inversamente
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 236
Fig.15
Esta condio de polarizao inversa atribui ao FET uma altssima impedncia de
entrada (dezenas de MO).
9.2 Princpio de funcionamento
O estudo do princpio de funcionamento do FET feito com base em uma anlise de
parmetro eltrico do componente, que so colocados em uma curva caracterstica.
Estes parmetros so:
I
DS
Corrente de fonte a dreno, tambm denominada de corrente de dreno (I
D
)
V
DS
Tenso entre dreno e fonte.
V
GS
Tenso de controle entre porta e fonte (fig.16)
Fig.16
O FET um transistor cujo princpio de funcionamento baseia-se no controle que a
tenso de porta V
GS
exerce sobre a corrente de dreno I
D
.
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 237
Com auxlio de um sistema hidrulico torna-se fcil compreender, por comparao, a
forma como o controle se realiza.
Este sistema hidrulico se compe de um conduto que dispe de um pisto com a
finalidade de controlar o fluxo de fluido (fig.17).
Fig.17
O maior fluxo de fluido no conduto ocorre quando o elemento de controle (pisto)
permite a abertura total (canal aberto) (fig.18).
Fig.18
A medida que o canal vai sendo obstrudo pela penetrao do pisto, o fluxo de fluido
diminui (porque o canal de passagem reduzido) (Fig.19).
Fig.19
Atravs do fechamento total do canal pelo elemento controlador (pisto) possvel
cortar completamente o fluxo do fluido (fig.20).
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 238
Fig.20
9.2.1 Anlise dos potenciais de porta no J-FET P
Da mesma forma que o pisto atua sobre o fluxo de fluido, abrindo ou fechando
fisicamente o canal, a tenso de porta VGS (tenso de controle) atua de forma
eletrosttica sobre o canal do J-FET, determinando a sua maior ou menor abertura e
consequentemente, o maior ou menor fluxo de corrente entre dreno e fonte (I
D
).
A atuao do potencial de porta sobre a corrente no J-FET P pode ser resumida a trs
situaes bsicas:
a) com o terminal porta desligado
b) com o potencial de porta nulo em relao ao terminal fonte
c) com potencial do porta positivo em relao ao terminal fonte.
Para facilitar a compreenso do princpio de funcionamento, o FET ser representado
em desenho conforme ilustra a figura 21.
Fig.21
a) comportamento com porta desligada: Tomando como ponto de partida duas
condies bsicas no J-FET P:
- a corrente no canal unicamente de lacunas.
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 239
- a corrente circula no sentido fonte-dreno (fig.22).
Fig.22
Com o terminal de controle desligado, o cana esta totalmente aberto e a corrente entre
fonte e dreno depende exclusivamente da tenso aplicada aos terminais dreno e fonte.
As figuras 23, 24 25 e 26 ilustram o comportamento do FET de juno nesta condio.
Fig.23 Fig.24
Fig. 25 Fig.26
Observa-se que o comportamento do canal semelhante ao de um resistor, de forma que
aumentos de tenso aplicada se traduzem em aumentos de corrente.
FET DE JUNO COM A PORTA DESLIGADA
O canal se comporta como uma resistncia eltrica e a corrente
circulante depende da tenso aplicada
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 240
Colocando em grfico os valores de VDS e IDS se verifica o comportamento do FET
com porta desligada (fig.27).
Fig.27
Um aspecto importante a salientar que uma vez que o canal se comporta como uma
resistncia, o potencial aplicado entre os terminais dreno e fonte se distribui ao longo do
canal como em um divisor de tenso (fig.28)
Fig.28
A partir do terminal fonte, que o terminal de referncia, o potencial cresce
internamente no canal em direo ao dreno.
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 241
O FET no utilizado, na prtica, com o terminal porta desligado, mas muito
importante conhecer a distribuio do potencial ao longo do canal para compreender o
seu princpio de funcionamento.
b) Comportamento com potencial de porta nulo: quando o terminal porta conectado ao
terminal fonte, o potencial entre porta e fonte zero (V
GS
0V).
Como a porta est com potencial zero, o potencial negativo distribudo ao longo do
canal coloca a juno PN em bloqueio (fig.29).
Fig.29
O potencial negativo no interior do canal provoca um acmulo de lacunas na juno
entre canal e porta (fig.30). O acmulo de lacunas maior na regio mais prxima do
dreno devido ao maior potencial negativo do canal nesta regio.
Fig.30
O acmulo de cargas positivas junto a juno provoca o aparecimento de um campo
eltrico positivo que se projeta para dentro do canal, reduzindo a rea til [ara a
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 242
circulao das lacunas (da mesma forma que o pisto no sistema hidrulico) (figs. 31 e
32).
Fig.31 Fig.32
A reduo da rea til do canal resulta em uma reduo da corrente que pode circular
entre fonte e dreno.
A regio do canal onde existe ausncia de portadores (provocada pelo campo eltrico )
denominada de regio de deplexo.
Quanto maior a regio de deplexo menor a rea til do canal, menor a corrente
circulante.
Como os dois efeitos so dependentes (a corrente de dreno gera a regio de deplexo e
tambm controlada por esta) o fenmeno atinge um equilbrio que resulta numa
limitao automtica da corrente I
D
a partir de certo valor de tenso dreno-fonte (V
DS
).
Colocando os valores de V
DS
e I
D
num grfico com V
GS
parmetro se verifica a
limitao de corrente (fig.33).
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 243
Fig.33
O grfico mostra que a partir de certo valor de tenso entre dreno e fonte (V
DS
) a
corrente I
D
no acompanha o aumento de tenso, permanecendo praticamente constante.
O maior acmulo de cargas se traduz em uma maior regio de deplexo, reduzindo a
rea til do canal. Como conseqncia final da aplicao, tem-se a reduo da corrente
der dreno I
D
que limitada em um valor menor.
O valor de tenso em que ocorre a estabilizao da corrente denominada de tenso de
pinamento Vp (pinch off) e a corrente que circula denominada de corrente de
saturao de dreno (I
DSS
) (fig.34).
Fig.34
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 244
c) Comportamento com tenso de porta positiva: Aplicando-se uma tenso positiva entre
porta e fonte o efeito da tenso inversa externa se soma ao efeito de polarizao interno,
gerando um acmulo maior de cargas positivas nas proximidades do canal.
As figuras 35 e 36 comparam o acmulo de cargas positivas nas proximidades do canal
com V
GS
= 0 e com V
GS
positivo.
Fig.35 Fig.36
Como a circulao de corrente depende de abertura no canal, se conclui que:
Do exposto, pode-se afirmar:
Esta frase praticamente define o comportamento dos transistores FET.
importante observar que os FETs diferem dos transistores bipolares, nos quais a
corrente I
C
controlada por outra corrente que I
B
.
MAIOR TENSO DE
PORTA
MENOR TENSO DA
PORTA
MAIOR ESTREITA-
MENTO NO CANAL
MENOR
ESTREITAMENTO
NO CANAL
MENOR CORRENTE
DE DRENO
MAIOR CORRENTE
DE DRENO
A CORRENTE ENTRE FONTE E DRENO DE UM TRANSISTOR FET (I
DS
)
CONTROLADA PELA TENSO INVERSA APLICADA ENTRE PORTA E FONTE
(V
GS
).
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 245
Utilizando vrias tenses de porta em um FET se obtm uma famlia de curvas
caractersticas denominada de caracterstica de dreno do J-FET (fig.37).
Fig.37
Um dos aspectos mais importantes a observar, ao utilizar um transistor FET de juno,
que o potencial de porta tal que sempre coloca a juno porta-fonte em bloqueio.
Se esta juno polarizada em conduo o transistor pode ser danificado. A forma mais
fcil de memorizar o potencial que pode ser aplicado porta :
J - FET
Canal P Porta
Positiva
em relao ao
terminal fonte
Canal N Porta
Negativa
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 246
9.3 Descrio dos Parmetros Bsicos dos J-FET
a) Tenso de pinamento (pinch-off): o valor de tenso (especfico para cada curva) em
que a corrente de dreno se forma praticamente independente da tenso dreno-fonte V
DS
(fig.38).
Fig.38
Para o caso especial de tenso de porta nula a tenso de pinamento Vp recebe a
designao de Vpo e a corrente de saturao designada por I
DSS
(fig.39).
Fig.39
b) Tenso de porta de corte (V
GS
OFF): a tenso de porta V
GS
que provoca o fechamento
completo do canal, no havendo circulao de Corrente I
D
(fig.40).
Fig.40
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 247
Na maioria dos casos o valor de tenso de porta necessrio para cortar o FET
aproximadamente igual a tenso de pinch-off (fig.41).
Fig.41
Na condio de porta inversamente polarizada circula uma corrente de fuga na porta
denominada I
GSS
que da ordem de microampres.
c) Resistncia de conduo do canal (R
DS
ON): a resistncia de conduo que o canal
apresenta na faixa de tenses V
DS
< Vp (regio hmica da curva).
um valor geralmente especificado na folha de dados do transistor (para V
GS
= OV).
Situa-se normalmente na faixa dos 20O a algumas centenas de Ohms.
d) Tenso de ruptura porta-canal BV
GDS
: dado fornecido os folhetos tcnicos do
comportamento que define a mxima tenso admitida pela juno PN porta-canal de
forma que no haja ruptura.
9.3.1 Regies de operaes do J-FET
A curva caracterstica de dreno do FET pode ser dividida em trs regies:
a) regio hmica
b) regio de amplificao
c) regio de ruptura.
A figura 42 mostra as trs regies da curva caracterstica.
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 248
Fig.42
a) Regio hmica (resistncia linear): Esta regio vai at o momento em que o tenso V
DS
atinge o valor de Vp. (fig.43).
Fig.43
O transistor se comporta como um resistor, com valor hmico controlado pela tenso de
porta.
A operao do FET mais linear quanto mais prximo do incio da curva caracterstica
do componente, ou seja, nos valores baixos de tenso V
DS
(fig.44).
V
GS
maior maior resistncia.
V
GS
menor menor resistncia
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 249
Fig.44
b) Regio de amplificao: Esta regio se situa entre os valores:
Fig.45
A resistncia do canal praticamente constante com valor que pode atingir algumas
centenas de KO.
c) Regio de ruptura: A regio de ruptura se situa na faixa de tenses V
DS
que provocam a
ruptura da juno PN formada entre bloco e canal (fig.46).
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 250
Fig.46
Esta regio deve sempre ser evitada, sob pena de causar danos irreparveis ao transistor.
9.4 Transistor de Efeito de Campo de Porta Isolada (MOS-FET)
Os transistores de efeito de campo do tipo porta isolada (MOS), assim como os FETs de
juno, so dispositivos unipolares cuja operao baseia-se no controle da corrente por
meio de campos eletrostticos.
Os MOS-FET, tambm conhecidos como IG-FET, diferem dos J-FETs pelo fato de
apresentarem a porta isolada do canal atravs de uma pelcula de xido.
Comparao estrutural J-FET / MOS FET: Nos J-FETs, o canal est fundido dentro do
bloco formador da porta de controle G, originando uma juno semicondutora porta-
canal (fig.47).
Fig.47
Nos MOS-FETs o terminal de controle constitudo por um elemento metlico
separado do canal por uma camada isolante de xido metlico, formando uma seqncia
que deu origem ao designativo MOS: Metal xido Silcio (fig.48).
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 251
Fig.48
OBSERVAO:
O substrato serve como base de montagem para o FET, podendo ser utilizado em
algumas aplicaes especiais.
A colocao da camada isolante entre porta e canal d aos MOS-FETs uma
caracterstica importante nos circuitos eletrnicos: impedncia de entrada extremamente
alta (da ordem de 10
15
O).
Existem dois tipos de MOS-FETs: deplexo e enriquecimento (figs. 49e 50). Cada um
dos tipos tem caractersticas prprias, razo pela qual os dois tipos so estudados
separadamente.
Fig.49 Fig.50
9.4.1 MOS-FET tipo deplexo
o tipo de FET de porta isolada em que o princpio de controle da corrente semehante
ao J-FET: pela formao de uma regio de deplexo no canal.
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 252
a) Estrutura fsica: O transistor de efeito de campo MOS, tipo deplexo, constitudo por
um substrato (bloco de sustentao), uma barra de material semicondutor (canal) e uma
camada de depsito metlico isolada do canal, usada como elemento de controle (gate
ou porta).
Os MOS-FETs deplexo podem ser de dois tipos: canal P e canal N (figs. 51 e 52).
Fig.51 Fig.52
b) Simbologia
Os smbolos dos MOS-FETs P e N diferem apenas no sentido da seta no terminal ligado
ao substrato. Est expressa graficamente no smbolo a situao de isolamento entre
porta e canal (figs. 53 e 54).
Fig.53 Fig.54
c) Princpio de funcionamento (MOS-FET deplexo canal N): O princpio de
funcionamento do MOS-FET tipo deplexo o mesmo do J-FET. Quando o terminal
de porta no tem polarizao o movimento de portadores livre no canal, propiciando o
aparecimento de uma corrente entre fonte-dreno (fig.55).
O MOS-FET deplexo , portanto, normalmente condutor, aspecto expresso
graficamente no smbolo pela linha cheia que liga dreno e fonte (fig.56).
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 253
Fig.55 Fig.56
A aplicao de uma tenso positiva porta do MOS-FET tipo P (negativa no MOS-FET
N) provoca o aparecimento de uma regio de deplexo no canal que reduz a sua rea
til, reduzindo a corrente I
DS
(fig.57).
Fig.57
O aumento do potencial positivo da porta provoca um estreitamento na rea til do
canal, reduzindo a corrente I
DS
.
Desta forma, atravs do controle do potencial positivo da porta (MOS-FET P), pode-se
controlar a corrente no canal.
H contudo uma diferena singular entre os J-FETs e os MOS-FETs deplexo. Nos J-
FETs, a juno PN formada entre canal e porta no deve ser polarizada diretamente,
pois, provocaria o aparecimento de uma corrente de porta, bem como, uma queda
acentuada na impedncia de entrada (fig.58).
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 254
Fig.58
Nos FETs de porta isolada no ocorre este problema porque o terminal porta isolado
do canal, independentemente da polaridade dos terminais.
Nos MOS-FETs deplexo tipo P a aplicao de um potencial negativo porta provoca
um aumento na corrente I
DS
, pois o efeito da porta se soma ao do potencial negativo do
dreno (fig.59).
Fig.59
A figura 60 mostra a curva caracterstica de sada do MOS-FET P. Atravs da curva
pode-se verificar que a porta pode receber tanto potenciais positivos como negativos.
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 255
Fig.60
Pode-se verificar tambm que com a porta conectada ao terminal fonte (V
GS
= 0) o
MOS-FET P tipo enriquecimento condutor.
9.4.2 MOS-FET enriquecimento
a) Estrutura fsica: O MOS-FET tipo enriquecimento composto por duas pastilhas
semicondutoras isoladas entre si pelo material semicondutor do substrato. Sobre este
conjunto esto depositadas uma camada de xido isolante e uma camada metlica
formadora da porta de controle (fig.61).
Fig.61
b) Simbologia: Os smbolos dos MOS-FETs enriquecimento tipo P e tipo N diferem
apenas no sentido das setas (fig. 62 e 63).
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 256
Fig.62 Fig.63
c) Princpio de funcionamento (MOS-FET enriquecimento N): Quando a tenso da porta
nula, a juno PN formada entre dreno e substrato fica polarizada inversamente,
impedindo que haja circulao de corrente (fig.64).
Fig.64
Por esta razo os MOS-FETs, enriquecimento so chamados normalmente de
bloqueados, O que justifica a representao grfica interrompida entre fonte e dreno no
smbolo do componente (fig.65).
Fig.65
Aplicando-se um potencial negativo porta dos MOS-FET canal P (positiva no MOS-
FET N), o metal, xido e silcio formam um capacitor que atra cargas negativas para as
proximidades do xido, no substrato (figs 66 e 67).
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 257
Fig.66 Fig.67
A capa negativa criada pela aplicao do potencial positivo porta forma um canal de
ligao entre as pastilhas da fonte e dreno, permitindo o aparecimento de uma corrente
I
S
(fig.68).
Fig.68
A corrente I
DS
depende diretamente do potencial aplicado porta, uma vez que este o
fator determinante da quantidade de cargas formadoras do canal.
O comportamento dos MOS-FETs enriquecimento fica bem caracterizado pela sua
curva caracterstica de sada (fig.69).
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 258
Fig.69
d) Proteo da porta: O terminal porta isolado do restante da estrutura dos FET pela
pelcula isolante. Esta pelcula extremamente fina de forma que sua capacidade
dieltrica (de isolao) para tenses pequenas.
Quando o FET no est sendo empregado, o capacitor formado internamente tende a
armazenar eletricidade esttica, o que pode ao fim de um perodo provocar a destruio
da pelcula isolante.
Por esta razo, no se deve tocar os terminais dos transistores FET que no estejam em
uso e ainda manter os terminais curto circuitados ou inseridos em espuma condutiva
durante o perodo de armazenamento.
9.5 Amplificao com FET
A amplificao de sinais uma das aplicaes mais importantes dos transistores de
efeito de campo (fig.70).
Transistores MOS FET que no esto sendo utilizados devem ser
armazenados com os terminais inseridos em espuma condutiva ou
curto circuitados.
Deve-se evitar tocar nos terminais deste tipo de transistores para
evitar danos.
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 259
Fig.70
Os estgios amplificadores com FET so empregados principalmente quando se
necessita alta impedncia de entrada, citando-se por exemplo:
- entrada de sinal dos osciloscpios
- estgio inicial de sintonizadores de FM.
9.5.1 Polarizao do FET para amplificao
A polarizao do FET visa estabelecer as condies de funcionamento do circuito.
Toma-se como exemplo J _FET canal N em um circuito em fontecomum.
a) Polarizao de dreno: O potencial do terminal dreno deve ser positivo em relao ao
terminal fonte. Esta condio obtida pelo uso de um resistor de dreno, semelhante ao
resistor de coletor nos transistores bipolares NPN (fig.71).
Fig.71
b) Polarizao da porta: Para o correto funcionamento, o FET de juno canal N deve ter o
terminal porta(G) polarizado negativamente em relao ao terminal fonte (S).
O mtodo mais usual para o obteno desta polarizao denominada de auto-
polarizao ou polarizao por fonte.
A polarizao por fonte baseia-se no fato de que a tenso entre dois pontos relativa.
Se a porta deve ser negativa em relao ao terminal fonte, significa que o terminal fonte
deve ser positivo em relao a porta.
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 260
A polarizao por fonte, tambm conhecida como auto-polarizao, exatamente isto:
ao invs de fazer a porta negativa em relao ao fonte, torna-se o fonte positivo em
relao a porta.
A figura 72 mostra como a auto polarizao obtida.
Fig.72
O resistor de porta R
G
tem alto valor (para garantir a alta impedncia de entrada) mas o
potencial desenvolvido na porta muito pequeno (devido a corrente de fuga (I
GS
) de
forma que a porta pode ser considerada a potencial de terra (nulo).
A circulao da corrente de dreno no resistor de fonte (R
F
) provoca uma queda de
tenso, tornando o terminal fonte positivo em relao ao terra (fig.73).
V
G
= OV
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 261
Fig.73
A diferena entre o potencial de porta e de fonte polarizam negativamente a porta em
relao ao terminal fonte (fig.74).
Fig.74
O circuito completo de um estgio amplificador com FET canal N, se constitui dos
elementos polarizadores e dos capacitores de acoplamento e desacoplamento (fig.75).
Fig.75
Os capacitores de acoplamento (de entrada e sada) geralmente no so eletroliticos,
porque a impedncia de entrada e de sada do FET alta.
Geralmente, o nico capacitor eletroltico o de desacoplamento do terminal fonte.
Esta forma de polarizao empregada para:
FETs de juno canal P e N.
MOS FETs tipo deplexo canal P e N.
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 262
Os MOS FETs tipo enriquecimento exigem uma forma de polarizao diferente, devido
ao seu princpio de funcionamento. Este tipo de MOS FET polarizado por divisor de
tenso.
As figuras 76 e 77 mostram as polarizaes para os MOS FET P e N tipo
enriquecimento.
Fig.76 Fig.77
Neste tipo de polarizao, a corrente I
DQ
do ponto de funcionamento determinada
atravs do divisor de tenso R
G1
, R
G2
e do resistor de fonte R
F
.
9.5.1 Princpio de funcionamento do estgio amplificador com FET
Toma-se como referncia o estgio amplificador com FET no ponto de funcionamento
mostrado na figura 78, com a curva e reta de carga da figura 79.
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 263
Fig.78 Fig.79
Aplicando-se o semiciclo positivo de um sinal de entrada com +1Vpico a polarizao
negativa de porta diminui (V
GS
= -2V + 1V = - 1V). O ponto de operao do circuito se
desloca, sobre a reta de carga, para a curva de V
GS
= -1V (fig.80).
Fig.80
Verifica-se pela curva caracterstica que a diminuio do potencial inverso de porta
provoca: I
D
| V
RD
|V
DS
+. a FIGURA 81 ILUSTRA O QUE FOI DESCRITO.
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 264
Fig.81
Aplicando-se o semi perodo negativo do sinal de entrada (-1Vp) a polarizao negativa
da porta aumenta (V
GS
2V 1V = - 3V). O ponto de funcionamento de desloca sobre
a reta de carga para a curva de V
GS
= -3v (figs 82 e 83).
Fig.82
Fig.83
Observando o comportamento do estgio amplificador a FET em configurao fonte
comum verifica-se que existe um defasamento de 180 entre os sinais de sada e de
entrada.
9.5.2 Caractersticas dos estgios amplificados a FET
As caractersticas mais importantes dos estgios amplificadores a FET so:
impedncia de entrada
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 265
ganho de tenso.
a) impedncia de entrada: Considerando que a impedncia porta-fonte dos transistores
FET altssima (juno PN polarizada inversamente ou porta-isolada) a impedncia de
entrada determinada exclusivamente pelos elementos de polarizao (fig.84).
Fig.84
Como R
G
normalmente est na faixa das centenas de quiloohms, a impedncia de
entrada pode ser considerada altssima.
b) Ganho de tenso: Os estgios amplificadores com FET em geral tem um ganho de
tenso baixo, situando-se na faixa de 3 a 15 vezes.
Apesar do baixo ganho de tenso, os FETs so largamente utilizados, em funo da alta
impedncia de entrada.
9.5.3 Comparao entre caractersticas de estgios amplificadores transistor e a FET
1. Impedncia de entrada do estgio:
A Transistor baixa (dezenas ou centenas de ohms) podendo ser utilizado apenas para
amplificao de sinais provenientes de fontes com baixa impedncia.
A FET alta, dependendo quase exclusivamente do resistor de polarizao da porta.
Permite a amplificao de sinais provenientes de fontes de alta ou baixa impedncia.
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 266
2. Correntes de fuga do elemento amplificador
Transistor nos de silcio pequena mas provoca o desvio do ponto de funcionamento.
FET muito pequena (nanoampres), podendo ter seu efeito neutralizado pela correta
polarizao.
Torna o FET ideal para montagem de amplificadores de nveis contnuos de tenso.
3. Resposta de freqncia do estgio:
A transistor prejudicada pela perda de ganho em altas freqncias, devido as
capacitncias de juno (principalmente capacitncia coletor-base).
A FET superior aos amplificadores transistorizados.
4. Ganho de tenso do estgio:
A transistor elevado, podendo atingir valores da ordem de 50 vezes.
A FET menor que os estgios a transistor, podendo atingir uma ou duas dezenas de
vezes.
5. Ganho de potncia do estgio
A transistor pode atingir valores elevados, dependendo da configurao de ligao do
transistor.
A FET muito elevado, tendo em vista que a potncia absorvida na entrada muito
pequena (correntes de entrada da ordem de nano a pico ampres).
ELETRONUCLEAR
Gerncia de Treinamento - GTR.O
TGM A2 Curso de Eletrnica Bsica - Apostila Setembro/00 267
10. REFERNCIAS BIBLIOGRFICAS
CIPELLI, Antnio Marco Vicari & SANDRINI, Waldir Joo. Teoria e
desenvolvimento de projetos de circuitos eletrnicos. 7 ed. 289p.
MALVINO, Albert Paul. Eletrnica. So Paulo, Mc Graw Hill do Brasil, 1986. v.2.
il.
MILLMAN, Jacob & HALKIAS, Christos C. Eletrnica: dispositivos e circuitos.
trad. Eldio Jos Robalino e Paulo Elyot Meirelles Villela. So Paulo, Mc Graw
Hill do Brasil. 1981. il v.2.