EPUSP - PCS 2308/2355 - LABORATRIO DIGITAL

CONVERSO ANALGICA-DIGITAL E DIGITAL ANALGICA

J.R.A./2001 (reviso)

1. PARTE TERICA
1.1. Introduo
Diversas grandezas fsicas com as quais lidamos, so grandezas analgicas por natureza. Tais grandezas, como temperatura, presso, velocidade, etc., so representadas por valores contnuos, sendo que para poderem ser processadas por sistemas digitais precisam ser convertidas para uma cadeia de bits. Esta converso conhecida como Converso Analgica-Digital. De forma similar, para que os sistemas digitais possam controlar variveis analgicas torna-se necessria a decodificao de uma cadeia de bits em uma grandeza que possa assumir uma gama contnua de valores e no apenas os nveis lgicos 0 e 1. Os equipamentos que convertem grandezas fsicas em sinais eltricos e vice -versa so chamados transdutores. Por exemplo, temperaturas, velocidades, posies, etc. so transformadas em correntes ou tenses proporcionais. Como exemplo de transdutor pode-se citar o termistor, que muda o valor de sua resistncia conforme a temperatura a que estiver submetido. A figura 1.1 apresenta o ciclo completo de processamento de uma grandeza fsica, envolvendo: A converso inicial do sinal oriundo do processo fsico, atravs da passagem por um Transdutor, criando o sinal analgico convertido; O condicionamento desse sinal (se necessrio), por meio de um Condicionador de Sinal, gerando o sinal analgico condicionado; A converso do sinal por um Conversor A/D, resultando no sinal digitalizado; O processamento do sinal pelo Sistema Digital; A converso do sinal digital presente na sada do Sistema Digital, por um Conversor D/A; O condicionamento desse sinal (se necessrio), por meio de um Condicionador de Sinal, gerando o sinal analgico condicionado; e A converso final do sinal, atravs da passagem por um Transdutor, gerando um sinal que pode ser utilizado novamente pelo processo fsico. Conversor Sinal de Processo Fsico Trans dutor Sinal Analgico Convertido Condicionador de Sinal Sinal Analgico Condicionado A D Sinal Digital Sistema Digital

Conversor Sinal de Processo Fsico Trans dutor Sinal Condicionador Analgico de Sinal Condicionado Sinal Analgico D A

Sinal Digital

Figura 1.1 - Etapas de Tratamento de Grandeza Fsicas.

At pouco tempo atrs, o processamento dos sinais analgicos era desempenhado, em sua maioria, por sistemas exclusivamente analgicos, baseados em circuitos integradores, somadores, etc. Com o rpido desenvolvimento dos sistemas digitais, no que diz respeito confiabilidade e custo, estes passaram a ocupar espaos antes exclusivos de sistemas analgicos. Os sistemas digitais apresentam maior flexibilidade e facilidade de depurao. Entretanto um ponto crtico a interface entre os circuitos digitais e os circuitos analgicos. Assim, deve-se ter Converso Analgica-Digital e Digital Analgica 1

os cuidados necessrios no projeto destas interfaces uma vez que elas tambm determinam a preciso, rapidez de resposta e confiabilidade no processamento digital de informaes.

EPUSP - PCS 2308/2355 - LABORATRIO DIGITAL

1.2. Tcnicas de Converso A/D

Existem vrias tcnicas de converso Analgica-Digital, em funo da preciso desejada e do tempo mximo aceitvel para se realizar esta converso. a) Codificao Paralela Uma forma simples de se visualizar este mtodo de converso atravs de um conjunto de comparadores de tenso conectados de maneira paralela com o sinal a ser codificado. Cada comparador possui na entrada de referncia uma frao da tenso mxima a ser convertida. medida que a tenso de entrada for aumentando, os comparadores indicariam, progressivamente, que o valor de entrada excedeu a referncia. As sadas de todos os comparadores entram em um codificador de prioridade, que indica, em sua sada, o valor binrio correspondente entrada mais prioritria que estiver ativa. A figura 1.2 apresenta esse tipo de conversor.
Vref

COMPARADOR

Ventrada R

R I3

I2 I1

A1 SADA DIGITALIZADA A0

I0

Figura 1.2 - Conversor A/D de 2 bits.

O conversor da figura 1.2 fornece indicao de que a tenso de entrada est situada a 1 /4*Vref, 2/4*Vref, 3/4*Vref e Vref. Variando-se o valor de Vref, pode-se alterar a escala de medio de Ventrada. A r esoluo deste conversor de apenas 2 bits. Para se ter uma resoluo de 8 bits so necessrios 256 comparadores. Como se pode notar a complexidade do conversor aumenta razo 2nonde n o nmero de bits desejado como resoluo. Uma das grandes vantagens deste mtodo a sua rapidez na converso, uma vez que s est limitada pela velocidade do comparador e do codificador de prioridade. b) Contador-Gerador de Rampa Este tipo de conversor, apresentado na figura 1.3, utiliza apenas um circuito comparador, sendo que a resoluo desejada obtida atravs de um gerador de rampa incremental (degrau). A quantidade de degraus define a maior ou menor resoluo do conversor. O circuito baseia-se na comparao do sinal de entrada com um outro de referncia o qual incrementado at que o sinal de referncia seja maior ou igual ao de entrada. Neste momento o Converso Analgica-Digital e Digital Analgica 2

nmero de incrementos no sinal de referncia traduz o valor digitalizado do sinal de entrada. Aps cada intervalo de comparao, os circuitos devem ser reposicionados para permitir uma nova comparao.
INCIO CONTROLE CLOCK

EPUSP - PCS 2308/2355 - LABORATRIO DIGITAL

COMPARADOR Ventrada

S R

PARA O CONTADOR DE DEGRAUS

Vref

Figura 1.3 - Conversor A/D Contador - Gerador de Rampa.

A resoluo obtida neste circuito s depende do nmero de degraus do gerador de rampa. Porm um nmero muito grande de incrementos torna o sistema lento para sinais de entrada que variam rapidamente, alm do fato que o tempo de comparao no pode ser predefinido. No pior caso, com tenso mxima na entrada, o gerador de rampa dever executar (2n-1) incrementos, antes de identificar o valor na entrada (sendo n a resoluo em bits). Uma variante deste mtodo consiste em se substituir a rampa incremental (degrau) por uma rampa analgica (onda triangular), porm a preciso do circuito fica fortemente dependente da linearidade da rampa gerada. c) Aproximaes Sucessivas O mtodo de aproximaes sucessivas semelhante ao do Contador-Gerador de Rampa, exceto que a forma de busca do valor que mais se aproxima da tenso de entrada otimizada e mais rpida. Em lugar de um contador de incrementos comeando em 0, tem-se um Registrador de Aproximaes Sucessivas - RAS (figura 1.4), que inicia pelo seu bit mais significativo em 1. Se a sada do comparador indicar que Ventrada ainda maior que Vref gerado, ento este bit permanece em 1, caso contrrio o bit colocado em 0 . Em seguida o registrador coloca o seu prximo bit mais significativo em 1 e repete o teste. Aps sucessivos testes com os bits subsequentes o registrador conter o valor binrio do sinal na entrada. O Registrador de Aproximaes Sucessivas, nada mais faz do que implementar uma busca binria.

CLOCK

COMPARADOR Ventrada RAS DADO PRONTO

Vref

CONVERSOR D/A

LATCH

VALOR DIGITALIZADO

Figura 1.4 - Conversor D/A de Aproximao Sucessivas.

Converso Analgica-Digital e Digital Analgica 3

A principal vantagem deste mtodo a sua maior rapidez de converso, em relao ao mtodo do contador, uma vez que em n ciclos de clock a unidade RAS tem condies de apresentar o valor digitalizado em n bits.

EPUSP - PCS 2308/2355 - LABORATRIO DIGITAL

Converso Analgica-Digital e Digital Analgica

EPUSP - PCS 2308/2355 - LABORATRIO DIGITAL 1.3. Amplificadores Operacionais

Normalmente, os circuitos conversores A/D e D/A usam amplificadores operacionais para realizar o condicionamento dos sinais de entrada/sada ao mesmo tempo em que realizam a funo de comparador. Os amplificadores operacionais possuem trs caractersticas que os tornam quase ideais: alta impedncia de entrada; alto ganho em tenso; baixa impedncia de sada.

A figura 1.5 apresenta o esquema bsico de utilizao, em circuitos digitais, de um amplificador operacional.
I R2 R2

+5V R1 Ventrada I R1 Vref

I1=0 I2=0

Vsada

Figura 1.5 - Esquema Bsico de um Amplificador Operacional.

As condies bsicas de utilizao de amplificadores operacionais so: a) A impedncia vista entre as entradas (-) e (+) praticamente infinita I1 I2 0 b) A entrada (-) est praticamente no mesmo potencial que a entrada (+) c) A corrente atravs do resistor R1 pode ser aproximada por d) I R1 = IR2 e) Vsaida = - (R2 * IR2) + Vref f) Ganho em tenso: G

I R1 =

Ventrada Vref R1

G=

V sada Vref V entrada Vref

R 2 I R 2 R 2 I R1 R2 = = R1 I R 1 R1 I R1 R1

Para que o amplificador operacional possa funcionar como comparador basta que ele possua um ganho alto (em torno de 1000) e que a tenso de referncia seja colocada na entrada (+). Enquanto a tenso de entrada estiver acima da tenso de referncia a sada do operacional estar no nvel lgico 0. Assim que a tenso de entrada se tornar um pouco inferior de referncia a tenso de sada ser amplificada pelo valor do ganho do circuito, atingindo o limite de saturao do amplificador. Neste caso a sada do amplificador ir para o nvel lgico 1. Apesar de os amplificadores operacionais serem construdos para trabalharem com os sinais analgicos, o seu uso como condicionador de sinais em sistemas digitais bastante comum, pois alm das caractersticas j mencionadas, podem executar o chaveamento entre o estado cortado (0) e saturado (1), de forma compatvel com os circuitos puramente digitais. Dentro destas caractersticas de chaveamento, o parmetro slew-rate torna-se bastante importante para a determinao da freqncia mxima de operao. O slew-rate pode ser descrito como o tempo mnimo em que o amplificador responde a um degrau de tenso em sua entrada. Este tempo tomado entre 10% e 90% do degrau na sada. Sua unidade expressa em volts por segundo.

Converso Analgica-Digital e Digital Analgica

EPUSP - PCS 2308/2355 - LABORATRIO DIGITAL 1.4. Portas Analgicas e Circuitos CMOS
A famlia de circuitos integrados CMOS se utiliza de um tipo diferente de transistor em relao famlia TTL (NPN e PNP). A famlia CMOS utiliza os transistores MOSFET (metal oxide semiconductor, field - effect transistors) sob a forma de pares complementares (tipo - N e tipo - P). Os circuitos CMOS proporcionam praticamente todas as funes disponveis na famlia TTL, acrescidos de algumas funes especiais no disponveis nos circuitos TTL. As famlias de componentes CMOS so descritas a seguir : - Srie 40XX: srie original da famlia MOS, tornou-se popular devido a seu baixo consumo (circuitos a bateria), alimentao pode variar entre + 3 e + 15 V, possui alta imunidade a rudos (nvel 1 2/3) Vcc e nvel 0 1/3 Vcc). Apresenta o inconveniente de ser mais lenta que a famlia TTL. - Srie 40HXX: srie mais rpida que a 4000 porm mais lenta que a srie LS da famlia TTL. - Srie 74CXX: projetada para ser compatvel pino-a-pino com a famlia TTL. Possui menor consumo que a famlia TTL porm ainda mais lenta. - Srie 74HCXX: srie mais rpida que a 74CXX e equivalente srie LS da famlia TTL. Consome menos potncia. - Srie 74HCTXX: srie compatvel com a famlia TTL. Uma caracterstica importante da famlia CMOS que em alguns circuitos, pelas suas caractersticas construtivas, proporcionam uma baixa impedncia entre dreno e fonte quando o circuito est habilitado e uma alta impedncia na situao oposta. Desta forma estes circuitos so empregados como chaves analgicas, conforme figua 1.6, comandadas por sinais digitais. Estes circuitos de chaves analgicas transferem para a sada o nvel de tenso presente na entrada, desde que esta esteja habilitada.
CHAVE ANALGICA

I0 I1 ENTRADAS ANALGICA I2 I3 SELEO SADA ANALGICA

ENDEREOS

Figura 1.6. - Esquema Funcional de Chave Analgica.

a) Interface TTL - CMOS Quando se conecta uma sada TTL em uma entrada CMOS, assumindo que os dois circuitos tenham o mesmo nvel de alimentao (5 Vcc), pode ocorrer um possvel problema na interpretao do nvel 1 gerado pelo circuito TTL. Segundo a especificao da famlia TTL, o nvel lgico 1 vlido a partir de 2,4 V enquanto que para a famlia CMOS este nvel s garantidamente detectado a partir de 2/3 Vcc. Para garantir que a conexo TTL-CMOS opere convenientemente recomendvel a colocao de um resistor de pull-upna linha de ligao. Este resistor garantir os nveis de tenso adequados tanto para o nvel lgico 0 quanto para o nvel 1. b) Interface CMOS - TTL A ligao de uma sada CMOS a uma entrada TTL no apresenta dificuldades do ponto de vista de nveis de tenso, tanto em nvel 0quanto em nvel 1. O problema pode surgir com alguns componentes TTL forneam uma corrente maior que o ci rcuito CMOS pode absorver quando em Converso Analgica-Digital e Digital Analgica 6

nvel 0. O mesmo problema surge quando se conecta mais de uma entrada TTL a uma sada CMOS. Para atender a estes casos de interface pode ser usado um buffer CMOS com capacidade de corrente maior (por exemplo 4050B).

EPUSP - PCS 2308/2355 - LABORATRIO DIGITAL

Converso Analgica-Digital e Digital Analgica

EPUSP - PCS 2308/2355 - LABORATRIO DIGITAL

2. PARTE EXPERIMENTAL
2.1. Conversor Analgico-Digital 2.1.1. Projeto
Projetar um sistema de converso analgico-digital baseado no mtodo de contador-gerador de rampa, conforme o diagrama em blocos da Figura 2.1 e a carta de tempos da Figura 2.2. O conversor deve ter uma resoluo de 3 bits e o resultado da converso deve ser automaticamente apresentado em algum dos displays da bancada de montagem. O incio do ciclo de converso determinado pelo acionamento de um boto. A tenso mxima de entrada do conversor 4 volts.
INCIO

DISPLAY Ventrada LGICA Vref DE BLOQUEIO Contador de Pulsos CONTADOR

GERADOR GERADOR RAMPA

Figura 2.1 - Diagrama em Blocos do Conversor A/D Contador-Rampa.

Ventrada

Vref

GERADOR

Contador de Pulsos

Incio

Figura 2.2 - Carta de Tempos do Conversor Analgico-Digital

Converso Analgica-Digital e Digital Analgica

EPUSP - PCS 2308/2355 - LABORATRIO DIGITAL 2.1.2. Parte Prtica

a) Montar o circuito projetado: OBS.: Ajuste as tenses de alimentao do amplificador operacional LM741 (V+ e V-) para comparar tenses na faixa (0V-5V) e gerar uma sada compatvel com TTL (CUIDADO PARA NO DANIFICAR OS COMPONENTES TTL). b) Modificar o circuito montado no item (a) para incio automtico. c) Modificar o circuito para que o mesmo conversor A/D possa ser usado para a converso de dois canais analgicos multiplexados. O controle de qual canal est sendo convertido feito atravs de chaves no painel (figura 2.3).

CONVERSOR CANAL A

DISPLAY A

A
CANAL B

D
DISPLAY B

CONTROLE

Figura 2.3 - Conversor Analgico-Digital de 2 Canais 2.2. Conversor Digital-Analgico 2.2.1. Projeto
Projetar um sistema gerador das funes analgicas seno, x2, exponencial, rampa, elptica, x3 e Gaussiana, considerando o seguinte (Figura 2.4):

"SELEO DE FUNO"

LED "EM SELEO" LED "EM OPERAO" 3 CONTROLE "CLOCK" DA

"INDICAO DE PGINA"

VARREDURA

"MOSTRA"

MEMRIA

SINCRONIZAO

GERADOR DE "CLOCK"

MEMRIA COM AS FUNES ARMAZENADAS

D/A

V analgico

Figura 2.4 - Diagrama de Blocos do Gerador de Funes

Converso Analgica-Digital e Digital Analgica

a) As funes, digitalizadas, esto armazenadas em uma memria EPROM 2716, cada uma em 256 posies consecutivas, que formam uma pgina (a funo rampa est repetida); b) Os bits b7, b6, ... b0 so assim constitudos: b0 - b5 : valor digitalizado da funo; b6 : no utilizado; b7 : sinal para sincronizao do osciloscpio; Os mapas de gravao esto disponveis no laboratrio. c) Para selecionar uma funo deve -se acionar o boto B1 (o que deve fazer acender o LED L0 EM SELEO, indicando processo de seleo em curso) e escolhe-se a pgina de memria, atravs das chaves C0, C1 e C2; d) Para mostrar a funo analgica no osciloscpio deve-se acionar o boto B2, o que deve apagar o LED L0 e acender o LED L7: EM OPERAO. A funo deve ser mostrada continuadamente, at que nova requisio de seleo seja feita (B1).

EPUSP - PCS 2308/2355 - LABORATRIO DIGITAL

OBSERVAES:

Enquanto o gerador estiver mostrando uma funo qualquer acionamento das chaves de pgina e do boto B2 devem ser incuos; Trabalhar com tenses entre +5V e -5V na sada do conversor.

2.2.2. Execuo
a) b) c) d) Montar o controle e testar seus sinais principais; Conectar a memria e test-la; Montar o conversor D/A (DAC0800) e verificar seu principais sinais; Integrar todos os circuitos e mostrar as 8 funes armazenadas na memria EPROM. Construa uma tabela identificando as funes. e) Tentar utilizar outros sinais de sincronizao distintos daquele armazenado na memria (bit b7). Que outras formas de sincronizao podem ser utilizados? f) Medir as freqncias mxima e mnima de operao. Comentar os resultados. OBSERVAO: Utilizar, para o conversor, a configurao funcionamento, estaticamente, atravs das chaves C0-C7. da Figura 2.5, testando o seu

E1 E2 E3 E4 E5 E6 E7 E8

+5V

14 Vref+

ENTRADAS

DAC0800
15 VrefV3 cc 16 V+ 13 1

4 2

C -5V +5V R = 4,7k C = 10nF

Figura 2.5 - Configurao do Conversor.

Uma parte muito importante do planejamento desta experincia o contato com os manuais dos componentes utilizados. A leitura desses manuais, assim como a localizao das informaes necessrias, so uma experincia parte e cada vez mais importante, devido crescente complexidade dos componentes. Converso Analgica-Digital e Digital Analgica 10

EPUSP - PCS 2308/2355 - LABORATRIO DIGITAL

3. BIBLIOGRAFIA
FREGNI, Edson e SARAIVA, Antonio M. Engenharia do Projeto Lgico Digital: Conceitos e Prtica. Editora Edgard Blucher Ltda, 1995. WAKERLY, John F. Digital Design Principles & Practices . 3rd edition, Prentice Hall, 2000. KLEITZ, William. Digital Eletronics - A Practical Approach. Prentice-Hall, 1987. TOKLEIN, Roger L. Princpios Digitais. Schaum-McGraw Hill, 1983. Signetics. TTL Logic Data Manual . 1982. LSD-EPUSP. Apostila PEL-308: Conversores Analgico -Digitais, RA/ES.

4. MATERIAL DISPONVEL
Circuitos Integrados TTL usuais (converso A/D e D/A) Circuito Integrado CMOS 4051 - Analog Multiplexer/Demultiplexer (converso A/D) Componentes Discretos/Analgicos: Amplificador Operacional: LM741 (converso A/D) Resistores 10 , 4,7 K, 10 K (converso A/D e D/A) Capacitores: 10nF (converso D/A) Circuitos integrados analgicos: DAC 0800 (converso D/A) Memria EPROM: 2716 (converso D/A)

5. EQUIPAMENTOS NECESSRIOS
1 painel de montagens experimentais. 1 fonte de alimentao fixa, 5V 5%, 4A. 1 fonte de alimentao 12 V 10%, 0,5 A 1 osciloscpio. 1 multmetro digital. 1 gerador de Pulsos 1 terminal

Converso Analgica-Digital e Digital Analgica

11