UNIVERSIDAD DE ALCAL. E.P.S.

DEPARTAMENTO DE ELECTRNICA.
Ingeniera Electrnica.
ASIGNATURA: Apellidos: Procesadores y Controladores FECHA: Nombre: 24-enero-2005

Atencin!: No se admitir ninguna respuesta no justificada adecuadamente. Conteste en los espacios reservados para ello (no entregue hojas adicionales). Dispone de 180 minutos; se aconseja que siga las indicaciones de tiempo de resolucin de cada ejercicio. Cuestin 1.-(1,5 pts.) En cierta aplicacin en tiempo real, existen tres tareas, definidas por el cuarteto: Tx = (Cm, Cx, D, P) = (tiempo de cmputo medio, tiempo de cmputo mximo, deadline, periodo de repeticin). T1 = (2, 5, 20, 30); T2 = (2, 10, 15, 20); T3 = (3, 5, 25, 25) 1.a.-(0,7 pts) Realice una planificacin del sistema, basada en prioridades, determine cul es el algoritmo de planificacin ptimo y compruebe su ejecutabilidad (tiempo de ocupacin de CPU, etc.). 1.b.-(0,8 pts) Se introduce una modificacin en la aplicacin que fuerza a incluir una tarea espordica crtica cuyos datos son: periodo mximo de repeticin, Px = 35; periodo mnimo de repeticin, Pm = 15; plazo o deadline D = 10; tiempo de cmputo, C = 2. Incorpore esta tarea a la lista anterior con la prioridad adecuada y estudie de nuevo su ejecutabilidad.

Cuestin 2.-(1'5 pts.) Para la depuracin de las aplicaciones sobre un sistema empotrado existen diversas alternativas. Indique en qu consisten los mtodos de depuracin siguientes: a) programas monitores; b) I.C.E. -In Circuit Emulation; c) O.C.D. -On Chip Debugging. Defina los mismos y detalle sus ventajas e inconvenientes.

Cuestin 3.-(1'5 pts.) Detalle las caractersticas y peculiaridades del mapa de memoria del HC16. No olvide indicar (al menos) los siguientes aspectos: nmero de bits del bus de direcciones y su distribucin, zonas de memoria accesibles, ubicacin de los elementos ms importantes (vectores de excepcin, perifricos, etc.).

Cuestin 4.-(1 pt.) En qu consiste el BDM de la familia HC16?.

Cuestin 5.-(1'5 pts.) De la RdP de la figura adjunta. 5.a.-(0'8 pts) Defina y obtenga las matrices de incidencia previa e incidencia posterior y la matriz de incidencia general, C. 5.b.-(0'7 pts) El marcado inicial, M(0), de la RdP se detalla en la propia figura. Haciendo uso de la matriz C, determine cul es el marcado de la RdP tras cada uno de los disparos siguientes: t1, t2, y t3 .

Examen C-P, enero-2005, pg.-2

Cuestin 6.-(1'5 pts.) Construya, de forma grfica (no tabla), una RdP (Red de Petri) no coloreada, que responda a las siguientes especificaciones: Sistema a controlar: ascensor de dos plantas (bajo y primera). Existen dos motores: uno para subir/bajar el ascensor; otro para abrir/cerrar las puertas. Cuando el ascensor est correctamente ubicado en una planta, se activa el sensor correspondiente: Planta baja = PB, o Planta primera = PP. Otros dos sensores indican si la puerta est totalmente cerrada (CC) o totalmente abierta (AA). Las puertas slo se cierran cuando el ascensor va a cambiar de planta, en otro caso debern estar siempre abiertas. En cada planta, slo hay un botn para llamar al ascensor: Subir =S, en la planta baja; Bajar =B, en la primera. Dentro del ascensor hay dos botones: 0' para ir a la planta baja, 1', para ir a la primera. Si se pulsa el boton de la planta actual, no ejerce ningn efecto. No tome en cuenta el proceso de arranque o encendido del sistema. Suponga que, en estos casos, el ascensor siempre estar parado en la planta baja (condicin o marcado inicial). Defina: 1. Nmero, nombre y tipo de los testigos necesarios. 2. Condicin de disparo de cada transicin. 3. Acciones a realizar en cada transicin.

Cuestin 7.-(1'5 pts.) Un procesador de 32 bits en su bus de direcciones, y palabras de 8 bits, se equipa con una memoria principal de 128MB (comenzando desde la direccin 0x0). Se disea para l una cach de nivel 2 (L2) de 512kB organizada en cuatro conjuntos (mapeo asociativo por conjuntos) con bloques de 32bits. 7.a.-(0'8 pts) Detalle la organizacin interna de la cach: distribucin de los conjuntos, nmero de slots, estructura de los bits de direcciones y campos de los mismos. 7.b.-(0'7 pts) En un momento dado, la CPU trata de acceder a la direccin [0x1.84.AB.12]. Mediante un pequeo grfico, y apoyndose en la estructura definida en el apartado (a), indique de qu manera el controlador de cach puede identificar si la direccin pedida est o no en la cach. [Nota: los puntos aadidos en la direccin slo tienen por objeto facilitar su lectura].