EE832 Lab.

de Eletrnica Industrial

2002

FEEC UNICAMP

FACULDADE DE ENGENHARIA ELTRICA E DE COMPUTAO - UNICAMP

EE 832 - LABORATRIO DE ELETRNICA INDUSTRIAL

EXPERINCIA 4
COMPONENTES SEMICONDUTORES RPIDOS DE POTNCIA 4.1 Diodos de Potncia Um diodo semicondutor uma estrutura P-N que, dentro de seus limites de tenso e de corrente, permite a passagem de corrente em um nico sentido. Detalhes de funcionamento, em geral desprezados para diodos de sinal, podem ser significativos para componentes de maior potncia, caracterizados por uma maior rea (para permitir maiores correntes) e maior comprimento (a fim de suportar tenses mais elevadas). A figura 4.1 mostra, simplificadamente, a estrutura interna de um diodo.
Juno metalrgica

P+ + + + + + + _ _
+ + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + _ _ _ _ _ _ _ _

+ + + + + + + + + +

_ _ _ _ _ _ _N _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ Difuso Anodo Catodo

0 1u

Potencial

Figura 4.1. Estrutura bsica de um diodo semicondutor Aplicando-se uma tenso entre as regies P e N, a diferena de potencial aparecer na regio de transio, uma vez que a resistncia desta parte do semicondutor muito maior que a do restante do componente (devido concentrao de portadores). Quando se polariza reversamente um diodo, ou seja, se aplica uma tenso negativa no anodo (regio P) e positiva no catodo (regio N), mais portadores positivos (lacunas) migram para o lado N, e vice-versa, de modo que a largura da regio de transio aumenta, elevando a barreira de potencial. Por difuso ou efeito trmico, uma certa quantidade de portadores minoritrios penetra na regio de transio. So, ento, acelerados pelo campo eltrico, indo at a outra regio neutra do dispositivo. Esta corrente reversa independe da tenso reversa aplicada, variando, basicamente, com a temperatura. Se o campo eltrico na regio de transio for muito intenso, os portadores em trnsito obtero grande velocidade e, ao se chocarem com tomos da estrutura, produziro novos portadores, os quais, tambm acelerados, produziro um efeito de avalanche. Dado o aumento na
1

EE832 Lab. de Eletrnica Industrial

2002

FEEC UNICAMP

corrente, sem reduo significativa na tenso na juno, produz-se um pico de potncia que destri o componente. Uma polarizao direta leva ao estreitamento da regio de transio e reduo da barreira de potencial. Quando a tenso aplicada superar o valor natural da barreira, cerca de 0,7V para diodos de Si, os portadores negativos do lado N sero atrados pelo potencial positivo do anodo e vice-versa, levando o componente conduo. Na verdade, a estrutura interna de um diodo de potncia um pouco diferente desta apresentada. Existe uma regio N intermediria, com baixa dopagem. O papel desta regio permitir ao componente suportar tenses mais elevadas, pois tornar menor o campo eltrico na regio de transio (que ser mais larga, para manter o equilbrio de carga). Esta regio de pequena densidade de dopante dar ao diodo uma significativa caracterstica resistiva quando em conduo, a qual se torna mais significativa quanto maior for a tenso suportvel pelo componente. As camadas que fazem os contatos externos so altamente dopadas, a fim de fazer com que se obtenha um contato com caracterstica hmica e no semicondutor (como se ver adiante nos diodos Schottky). O contorno arredondado entre as regies de anodo e catodo tem como funo criar campos eltricos mais suaves (evitando o efeito de pontas). No estado bloqueado, pode-se analisar a regio de transio como um capacitor, cuja carga aquela presente na prpria regio de transio. Na conduo no existe tal carga, no entanto, devido alta dopagem da camada P+, por difuso, existe uma penetrao de lacunas na regio N-. Alm disso, medida que cresce a corrente, mais lacunas so injetadas na regio N-, fazendo com que eltrons venham da regio N+ para manter a neutralidade de carga. Desta forma, cria-se uma carga espacial no catodo, a qual ter que ser removida (ou se recombinar) para permitir a passagem para o estado bloqueado do diodo. O comportamento dinmico de um diodo de potncia , na verdade, muito diferente do de uma chave ideal, como se pode observar na figura 4.2. Suponha-se que se aplica uma tenso vi ao diodo, alimentando uma carga resistiva (cargas diferentes podero alterar alguns aspectos da forma de onda). Durante t1, remove-se a carga acumulada na regio de transio. Como ainda no houve significativa injeo de portadores, a resistncia da regio N- elevada, produzindo um pico de tenso. Indutncias parasitas do componente e das conexes tambm colaboram com a sobretenso. Durante t2 tem-se a chegada dos portadores e a reduo da tenso para cerca de 1V. Estes tempos so, tipicamente, da ordem de centenas de ns. No desligamento, a carga espacial presente na regio N- deve ser removida antes que se possa reiniciar a formao da barreira de potencial na juno. Enquanto houver portadores transitando, o diodo se mantm em conduo. A reduo em Von se deve diminuio da queda hmica. Quando a corrente atinge seu pico negativo que foi retirado o excesso de portadores, iniciando-se, ento, o bloqueio do diodo. A taxa de variao da corrente, associada s indutncias do circuito, provoca uma sobretenso negativa. Diodos rpidos possuem trr da ordem de, no mximo, poucos microsegundos, enquanto nos diodos normais de dezenas ou centenas de microsegundos. O retorno da corrente a zero, aps o bloqueio, devido sua elevada derivada e ao fato de, neste momento, o diodo j estar desligado, uma fonte importante de sobretenses produzidas por indutncias parasitas associadas aos componentes por onde circula tal corrente. A fim de minimizar este fenmeno foram desenvolvidos os diodos soft-recovery, nos quais esta variao de corrente suavizada, reduzindo os picos de tenso gerados.

EE832 Lab. de Eletrnica Industrial

2002
trr t1 dir/dt i=Vr/R
D

FEEC UNICAMP

Anodo
t3 dif/dt

P+

10e19 cm-3

10 u

Qrr

_ 10e14 cm-3

Depende da tenso

Vfp vD Vr t2

Von

t4 t5 Vrp

+Vr

N+

10e19cm-3

250 u substrato

vi vD iD R -Vr

vi

Catodo

Figura 4.2. Estrutura tpica de diodo de potncia e formas de onda tpicas de comutao 4.2 Diodos Schottky Quando feita uma juno entre um terminal metlico e um material semicondutor, o contato tem, tipicamente, um comportamento hmico, ou seja, a resistncia do contato governa o fluxo da corrente. Quando este contato feito entre um metal e uma regio semicondutora com densidade de dopante relativamente baixa, o efeito dominante deixa de ser o resistivo, passando a haver tambm um efeito retificador. Um diodo Schottky formado colocando-se um filme metlico em contato direto com um semicondutor, como indicado na figura 4.3. O metal usualmente depositado sobre um material tipo N, por causa da maior mobilidade dos portadores neste tipo de material. A parte metlica ser o anodo e o semicondutor, o catodo. Numa deposio de Al (3 eltrons na ltima camada), os eltrons do semicondutor tipo N migraro para o metal, criando uma regio de transio na juno. Note-se que apenas eltrons (portadores majoritrios em ambos materiais) esto em trnsito. O seu chaveamento muito mais rpido do que o dos diodos bipolares, uma vez que no existe carga espacial armazenada no material tipo N, sendo necessrio apenas refazer a barreira de potencial (tipicamente de 0,3V). A regio N tem uma dopagem relativamente alta, a fim de reduzir as perda de conduo, com isso, a mxima tenso suportvel por estes diodos de cerca de 100V. A aplicao deste tipo de diodos ocorre principalmente em fontes de baixa tenso, nas quais as quedas sobre os retificadores so significativas. contato contato Al hmico retificador Al SiO2 N+
Tipo N Substrato tipo P

Figura 4.3 Diodo Schottky construdo atravs de tcnica de CIs.

3

EE832 Lab. de Eletrnica Industrial

2002

FEEC UNICAMP

4.3 Transistor Bipolar de Potncia (TBP) Os TBP foram os primeiros componentes controlveis no disparo e no desligamento capazes de manobrar nveis relativamente elevados de potncia. Embora a tecnologia dos tiristores j fosse relativamente bem dominada, o impedimento para a utilizao dos transistores em aplicaes de potncia era a baixa velocidade de comutao, ou seja, a "lentido" com que o componente, ao ser ligado ou desligado, atravessava a sua regio ativa, o que implicava em excessiva dissipao de potncia sobre o mesmo. Quando as melhorias tecnolgicas permitiram realizar tal operao em tempos da ordem de poucos microsegundos, os TBP comearam a ser aplicados em conversores eletrnicos de potncia. Posteriormente, com as evolues tecnolgicas que permitiram o desenvolvimento de outros tipos de transistores, como os MOSFETs e IGBTs (que sero vistos adiante), os TBPs perderam competitividade e hoje praticamente no so mais utilizados. Apresentamos na seqncia algumas caractersticas de tais componentes a ttulo de informao. 4.3.1 Princpio de funcionamento A figura 4.4 mostra a estrutura bsica de um transistor bipolar.
J2 N+ C NJ1 N+

Vb Rb

Vcc Rc

Figura 4.4. Estrutura bsica de transistor bipolar A operao normal de um transistor feita com a juno J1 (B-E) diretamente polarizada, e com J2 (B-C) reversamente polarizada. No caso NPN, os eltrons so atrados do emissor pelo potencial positivo da base. Esta camada central suficientemente fina para que a maior parte dos portadores tenha energia cintica suficiente para atravess-la, chegando regio de transio de J2, sendo, ento, atrados pelo potencial positivo do coletor. O controle de Vbe determina a corrente de base, Ib, que, por sua vez, se relaciona com Ic pelo ganho de corrente do dispositivo. Na realidade, a estrutura interna dos TBPs diferente. Para suportar tenses elevadas, existe uma camada intermediria do coletor, com baixa dopagem, a qual define a tenso de bloqueio do componente. A figura 4.5. mostra uma estrutura tpica de um transistor bipolar de potncia. As bordas arredondadas da regio de emissor permitem uma homogeneizao do campo eltrico, necessria manuteno de ligeiras polarizaes reversas entre base e emissor. O TBP no sustenta tenso no sentido oposto porque a alta dopagem do emissor provoca a ruptura de J1 em baixas tenses (5 a 20V). O uso preferencial de TBP tipo NPN se deve s menores perdas em relao aos PNP, o que ocorre por causa da maior mobilidade dos eltrons em relao s lacunas, reduzindo, principalmente, os tempos de comutao do componente. As curvas caractersticas estticas de um TBP esto mostradas na figura 4.6.
4

EE832 Lab. de Eletrnica Industrial

2002

FEEC UNICAMP

4.3.2 rea de Operao Segura (AOS) A AOS representa a regio do plano Vce x Ic dentro da qual o TBP pode operar sem se danificar. A figura 4.7 mostra uma forma tpica de AOS. medida que a corrente se apresenta em pulsos (no-repetitivos) a rea se expande. Para pulsos repetitivos deve-se analisar o comportamento trmico do componente para se saber se possvel utiliz-lo numa dada aplicao, uma vez que a AOS, por ser definida para um nico pulso, uma restrio mais branda. Esta anlise trmica feita com base no ciclo de trabalho a que o dispositivo est sujeito, aos valores de tenso e corrente e impedncia trmica do transistor, a qual fornecida pelo fabricante.
B E N+ 10e19 cm-3 10e16 cm-3 10 u 5 a 20 u C N10e14 cm-3 50 a 200 u B E N+ 10e19 cm-3 250 u (substrato)

Figura 4.5. Estrutura interna de TBP e seu smbolo

Ic segunda ruptura primeira ruptura
log Ic Ic max 10 us 100 us A Ic DC B 1 us

Ib4 Ib3 Ib2 Ib1 Ib=0 Vce Ib<0

C D log Vce

Figura 4.7. Aspecto tpico de AOS de TBP Vces Vceo Vcob A: Mxima corrente contnua de coletor Ib4>Ib3>Ib2>Ib1>0 B: Mxima potncia dissipvel Figura 4.6 Caracterstica esttica de transistor C: Limite de segunda ruptura D: Mxima tenso Vce bipolar. 4.3.3 Regio de quase-saturao Consideremos o circuito mostrado na figura 4.8, e as curvas estticas do TBP ali indicadas. Quando Ic cresce, Vce diminui, dada a maior queda de tenso sobre R. medida que Vce se reduz, caminha-se no sentido da saturao. Os TBP apresentam uma regio chamada de quase-saturao gerada, principalmente, pela presena da camada N- do coletor.

EE832 Lab. de Eletrnica Industrial

2002

FEEC UNICAMP

semelhana da carga espacial armazenada nos diodos, nos transistores bipolares tambm ocorre armazenamento de carga. A figura 4.9 mostra a distribuio de carga esttica no interior do transistor para as diferentes regies de operao. Na regio ativa, J2 est reversamente polarizada e ocorre uma acumulao de eltrons na regio da base. Quando se aproxima da saturao, J2 fica diretamente polarizada, atraindo lacunas da base para o coletor. Tais lacunas associam-se a eltrons vindos do emissor e que esto migrando pelo componente, criando uma carga espacial que penetra a regio N-. Isto representa um "alargamento" da regio da base, implicando na reduo do ganho do transistor. Tal situao caracteriza a chamada quase-saturao. Quando esta distribuio de carga espacial ocupa toda a regio N- chega-se, efetivamente, saturao. claro que no desligamento toda esta carga ter que ser removida antes do efetivo bloqueio do TBP, o que sinaliza a importncia do timo circuito de acionamento de base para que o TBP possa operar numa situao que minimize a tempo de desligamento e a dissipao de potncia (associada ao valor de Vce). O tempo necessrio para a extrao desta carga chamado "tempo de armazenamento". 4.3.4 Forma da corrente de base Um ponto bsico para obter rpidos chaveamentos utilizar uma corrente de base adequada, como mostra a figura 4.10. As transies devem ser rpidas, para reduzir os tempo de atraso. Um valor elevado Ib1 permite uma reduo no tempo de crescimento da corrente. Quando em conduo, Ib2 deve ter tal valor que faa o TBP operar na regio de quase-saturao. No desligamento, deve-se prover uma corrente negativa, acelerando assim a retirada dos portadores armazenados.
saturao Ic Vcc/R Ib regio ativa Vce Vcc R quase-saturao

corte Vcc Vce

Figura 4.8 Regio de quase-saturao do TBP.

Coletor N+ NBase P quasesaturao regio ativa base virtual Emissor N+
dib/dt Ib1 Ib2 dib/dt

eIbr

saturao

Figura 4.9 Distribuio da carga esttica acumulada no TBP

Figura 4.10 Forma de onda de corrente de base recomendada para acionamento de TBP.

EE832 Lab. de Eletrnica Industrial

2002

FEEC UNICAMP

4.4 MOSFET 4.4.1 Princpio de funcionamento (canal N) O terminal de gate isolado do semicondutor por SiO2. A juno PN- define um diodo entre Source (Fonte) e Drain (Dreno), o qual conduz quando Vds<0. A operao como transistor ocorre quando Vds>0. A figura 4.11 mostra a estrutura bsica do transistor. Quando uma tenso Vgs>0 aplicada, o potencial positivo no gate (porta) repele as lacunas na regio P, deixando uma carga negativa, mas sem portadores livres. Quando esta tenso atinge um certo limiar (Vth), eltrons livres (gerados por efeito trmico) presentes na regio P, so atrados e formam um canal N dentro da regio P, pelo qual torna-se possvel a passagem de corrente entre D e S. Elevando Vgs, mais portadores so atrados, ampliando o canal, reduzindo sua resistncia, permitindo o aumento de da corrente de dreno, Id. Este comportamento caracteriza a chamada "regio resistiva". A passagem de Id pelo canal produz uma queda de tenso que leva ao seu afunilamento, ou seja, o canal mais largo na fronteira com a regio N+ do que quando se liga regio N-. Um aumento de Id leva a uma maior queda de tenso no canal e a um maior afunilamento, o que conduziria ao seu colapso e extino da corrente! Obviamente o fenmeno tende a um ponto de equilbrio, no qual a corrente Id se mantm constante para qualquer Vds, caracterizando a regio ativa do MOSFET. A figura 4.12 mostra a caracterstica esttica do MOSFET, Uma pequena corrente de gate necessria apenas para carregar e descarregar as capacitncias de entrada do transistor. A resistncia de entrada da ordem de 1012 ohms. Estes transistores, em geral, so de canal N por apresentarem menores perdas e maior velocidade de comutao, devido maior mobilidade dos eltrons em relao s lacunas. A mxima tenso Vds determinada pela ruptura do diodo reverso. Os MOSFETs no apresentam segunda ruptura uma vez que a resistncia do canal aumenta com o crescimento de Id. Este fato facilita a associao em paralelo destes componentes. A tenso Vgs limitada a algumas dezenas de Volts, por causa da capacidade de isolao da camada de SiO2.
Vdd Vgs

G +++++++++++++++
- - - - - - - - - - - - - - - -- - - - - - - - - - - - - - - - - - - - - -- - - - - ---------------- - - - - - - -- - - --

N+ P NN+

-Id

-Id

Smbolo

D SiO2 metal

Figura 4.11. Estrutura bsica de transistor MOSFET.

EE832 Lab. de Eletrnica Industrial

2002

FEEC UNICAMP

4.4.2 rea de Operao Segura A figura 4.13 mostra a AOS dos MOSFET. Para tenses elevadas ela mais ampla que para um TBP equivalente, uma vez que no existe o fenmeno de segunda ruptura. Para baixas tenses, entretanto, tem-se a limitao da resistncia de conduo.
Id
regio resistiva Vgs3 Vgs2 Vgs1 regio ativa

log Id Id pico
A: Mxima corrente de dreno

Id cont B

A C
C: Mxima potncia

D
D: Mxima tenso Vds

Vdso vgs3>Vgs2>Vgs1

Vds

B: Limite da regio de resist. constante

Vdso log Vds

Figura 4.12. Caracterstica esttica do MOSFET.

Figura 4.13. AOS para MOSFET.

4.4.3 Caracterstica de chaveamento - carga indutiva a) Entrada em conduo (figura 4.14) Ao ser aplicada a tenso de acionamento (Vgg), a capacitncia de entrada comea a se carregar, com a corrente limitada por Rg. Quando se atinge a tenso limiar de conduo (Vth), aps td, comea a crescer a corrente de dreno. Enquanto Id<Io, Df se mantm em conduo e Vds=Vdd. Quando Id=Io, Df desliga e Vds cai. Durante a reduo de Vds ocorre um aparente aumento da capacitncia de entrada (Ciss) do transistor, fazendo com que a variao de Vgs se torne muito mais lenta (em virtude do "aumento" da capacitncia). Isto se mantm at que Vds caia, quando, ento, a tenso Vgs volta a aumentar, at atingir Vgg. Na verdade, o que ocorre que, enquanto Vds se mantm elevado, a capacitncia que drena corrente do circuito de acionamento apenas Cgs. Quando Vds diminui, a capacitncia dentre dreno e source se descarrega, o mesmo ocorrendo com a capacitncia entre gate e dreno. A descarga desta ltima capacitncia se d desviando a corrente do circuito de acionamento, reduzindo a velocidade do processo de carga de Cgs, o que ocorre at que Cgd esteja descarregado. b) Desligamento O processo de desligamento semelhante ao apresentado, mas na ordem inversa. O uso de uma tenso Vgg negativa apressa o desligamento, pois acelera a descarga da capacitncia de entrada. Como os MOSFETs no apresentam portadores minoritrios estocados, ou seja, num MOSFET canal N todos os portadores em trnsito so eltrons, no existe o tempo de armazenamento, por isso so muito mais rpidos que os TBP.

EE832 Lab. de Eletrnica Industrial

2002

FEEC UNICAMP

Vgg V+ Io Vgs Vth Cgd Id Id=Io Vdd V+ Df

Vds Vds on td CARGA INDUTIVA

Rg Vgs Vgg Cgs

Cds Vds Id

Figura 4.14 Formas de onda na entrada em conduo de MOSFET com carga indutiva. 4.4.4 Circuitos amaciadores (ou de ajuda comutao) - "snubber" O papel dos circuitos amaciadores garantir a operao do transistor dentro da AOS, especialmente durante o chaveamento de cargas indutivas. Embora ilustrado aqui para os MOSFETs, estes circuitos podem ser utilizados tambm para os demais tipos de transistores e tambm para os diodos. a) Desligamento - Objetivo: atrasar o crescimento de Vds e desviar Id (figura 4.15) Quando Vce comea a crescer, o capacitor Cs comea a se carregar (via Ds), desviando parcialmente a corrente, reduzindo Id. Df s conduzir quando Vds>Vcc. Quando o transistor ligar o capacitor se descarregar por ele, com a corrente limitada por Rs. A energia acumulada em Cs ser, ento, dissipada sobre Rs. Sejam as formas de onda mostradas na figura 4.16. Considerando que Id caia linearmente e que Io constante, a corrente por Cs cresce linearmente. Fazendo-se com que Cs complete sua carga quando Id=0, o pico de potncia se reduzir a menos de 1/4 do seu valor sem circuito amaciador.
Io Lcarga Df log Id sem amaciador Io R carga Vcc Cs

Id Cs
Vds

Vcs

Rs Ds

Vcc

log Vds

Figura 4.15. Circuito amaciador de desligamento e trajetrias na AOS

9

EE832 Lab. de Eletrnica Industrial

2002

FEEC UNICAMP

Id Io Vds 0 Io.Vcc P

Vcc Io 0 P

Id Vds

Vcc

tf

Figura 4.16. Formas de onda no desligamento sem e com o circuito amaciador. O valor de Rs deve ser tal que permita toda a descarga de Cs durante o mnimo tempo ligado do Transistor e, por outro lado, limite o pico de corrente em um valor inferior mxima corrente de pico repetitiva do componente. Deve-se usar o maior Rs possvel. b) Entrada em conduo: Objetivo: reduzir Vds e atrasar o aumento de Id (figura 4.17) No circuito sem amaciador, aps o disparo do transistor, Id cresce, mas Vds s se reduz quando Df deixar de conduzir. A colocao de Ls provoca uma reduo de Vds, alm de reduzir a taxa de crescimento de Id. Normalmente no se utiliza este tipo de circuito, considerando que Ls possui baixo valor e pode ser substitudo pela prpria indutncia parasita do circuito.
Vcc carga Df

Ls

Ds Rs

Figura 4.17. Circuito amaciador para entrada em conduo. 4.5 IGBT (Insulated Gate Bipolar Transistor) O IGBT alia a facilidade de acionamento dos MOSFET com as pequenas perdas em conduo dos TBP. Sua velocidade de chaveamento semelhante dos transistores bipolares. 4.5.1 Princpio de funcionamento A estrutura do IGBT similar do MOSFET, mas com a incluso de uma camada P+ que forma o coletor do IGBT, como se v na figura 4.18. Em termos simplificados pode-se analisar o IGBT como um MOSFET no qual a regio Ntem sua condutividade modulada pela injeo de portadores minoritrios (lacunas), a partir da

10

EE832 Lab. de Eletrnica Industrial

2002

FEEC UNICAMP

regio P+, uma vez que J1 est diretamente polarizada. Esta maior condutividade produz uma menor queda de tenso em comparao a um MOSFET similar. O controle de componente anlogo ao do MOSFET, ou seja, pela aplicao de uma polarizao entre gate e emissor. Tambm para o IGBT o acionamento feito por tenso. A mxima tenso suportvel determinada pela juno J2 (polarizao direta) e por J1 (polarizao reversa). Como J1 divide 2 regies muito dopadas, conclui-se que um IGBT no suporta tenses elevadas quando polarizado reversamente. Os IGBTs apresentam um tiristor parasita. A construo do dispositivo deve ser tal que evite o acionamento deste tiristor, especialmente devido s capacitncias associadas regio P, a qual relaciona-se regio do gate do tiristor parasita. Os modernos componentes no apresentam problemas relativos a este elemento indesejado. 4.5.2 Caractersticas de chaveamento A entrada em conduo similar ao MOSFET, sendo um pouco mais lenta a queda da tenso Vce, uma vez que isto depende da chegada dos portadores vindos da regio P+. Para o desligamento, no entanto, tais portadores devem ser retirados. Nos TBPs isto se d pela drenagem dos portadores via base, o que no possvel nos IGBTs, devido ao acionamento isolado. A soluo encontrada foi a incluso de uma camada N+, na qual a taxa de recombinao bastante mais elevada do que na regio N-. Desta forma, as lacunas presentes em N+ recombinamse com muita rapidez, fazendo com que, por difuso, as lacunas existentes na regio N- refluam, apressando a extino da carga acumulada na regio N-, possibilitando o restabelecimento da barreira de potencial e o bloqueio do componente. 4.5.3 IGBT rpido x IGBT de baixas perdas Existem atualmente no mercado 2 tipos de IGBTs: os rpidos e os de baixas perdas. Este fato j indica que no existem IGBTs rpidos e com baixas perdas. A diferena est relacionada exatamente ao comportamento no desligamento descrito anteriormente. Os IGBTs de baixas perdas utilizam dopagem e materiais que reduzem as perdas em conduo, no entanto, implicam num maior tempo de desligamento. Para os dispositivos rpidos, no se consegue reduzir significativamente a queda de tenso sobre o componente quando em conduo.
Gate (porta) Emissor N+ N+ C P J2 NE N+ P+ J1 B

J3

Coletor SiO2 metal

Figura 4.18. Estrutura bsica de IGBT.

11

EE832 Lab. de Eletrnica Industrial

2002

FEEC UNICAMP

4.6 Alguns Critrios de Seleo Um primeiro critrio o dos limites de tenso e de corrente. Os MOSFET possuem uma faixa mais reduzida de valores, ficando, tipicamente entre: 100V/200A e 1000V/20A. J os TBP e IGBT atingem potncias mais elevadas, indo at 1200V/500A. Como o acionamento do IGBT muito mais fcil do que o do TBP, seu uso tem sido crescente, em detrimento dos TBP. Outro importante critrio para a seleo refere-se s perdas de potncia no componente. Assim, em aplicaes em alta freqncia (acima de 50kHz) devem ser utilizados MOSFETs. Em freqncias mais baixas, qualquer dos 3 componentes pode responder satisfatoriamente. No entanto, as perdas em conduo dos TBPs e dos IGBTs so sensivelmente menores que as dos MOSFET. Como regra bsica: em alta freqncia: MOSFET em mdia/baixa freqncia: IGBT 4.7 Parte Experimental O circuito de teste est mostrado na figura 4.19 4.7.1 Material Necessrio Osciloscpio digital (2 canais) Impressora acoplvel ao osciloscpio Circuito de teste Fonte de alimentao +/- 15V; 0,5A, ajustvel (isolada da rede). 4.7.2 Oscilador de onda quadrada Para todas as medies nesta experincia, conecte ambos os terminais de terra das pontas de prova na placa de testes, a fim de minimizar o efeito das capacitncias das pontas de prova. a) Coloque todas as chaves na posio D. Alimente o circuito com uma fonte de +/- 15V b) Observe os pontos 1 e 2 (em relao ao 0). Descreva o funcionamento do oscilador. Varie o TRIMPOT e identifique seu efeito sobre as formas de onda c) Para uma variao simtrica (em relao ao zero) da tenso no ponto 2, mea os tempos de subida e de descida, bem como os atrasos nos cruzamentos com zero. 4.7.3 Testes dos diodos a) Coloque a chave CH3 na posio "DIODOS". Coloque o POTENCIMETRO na posio de mxima resistncia. Ligue a chave CH9 (selecionando o diodo retificador 1N5404 para o teste) b) Observando os pontos 2 e 5 em relao ao ponto 0, observe e mea, caso existam, os atrasos nas comutaes do diodo. Faa a medida considerando o atraso entre os cruzamentos com o zero de ambos os sinais. c) Colocando o "terra" das pontas de prova no ponto 5, observe o ponto 4 (corrente pelo diodo) e 0 (inverso da tenso sobre o diodo). Observando as comutaes, comente e justifique as formas de onda. Procure associar os fenmenos observados nos itens "b" e "c" para explicar os atrasos d) Varie o POTENCIMETRO e veja o efeito sobre as formas de onda. e) Estime a carga de recombinao reversa do diodo (Qrr) com o potencimetro na posio de mnima resistncia. f) Abra a chave CH9 e feche CH8. Repita os itens "b", "c", "e" para o diodo rpido (SK3GL04) g) Abra a chave CH8 e feche CH7. Repita os itens "b", "c", "e" para o diodo schottky (1N5818) h) No relatrio, comente as diferenas observadas entre os diferentes tipos de diodos
12

EE832 Lab. de Eletrnica Industrial

2002

FEEC UNICAMP

i) Para o diodo rpido (CH8), ligue a chave CH2 (a qual conecta uma indutncia em srie com o diodo). Observe e comente o efeito sobre as formas de onda da corrente e da tenso no diodo. 4.7.4 Testes dos transistores a) Desligue todas as chaves. Passe a chave CH3 para a posio "TRANSISTORES". Ligue CH4, que conecta o TBP TIP54 ao circuito. b) Com o POTENCIMETRO na posio de resistncia mxima, observe os pontos 1 (tenso de comando) e 5 (tenso Vce ou Vds). Considere que o 2o AmpOp faz parte do circuito de acionamento e os eventuais atrasos por ele introduzidos (medidos anteriormente) ocorrem para todos os transistores analisados. c) Observe, anote e comente os atrasos para ligar e desligar o transistor. Mea os atrasos medindo o intervalo entre o incio da variao da tenso de comando e o incio da variao na tenso do transistor. d) Varie o POTENCIMETRO e verifique o efeito sobre os atrasos observados no item anterior. Justifique. e) Com o POTENCIMETRO novamente na mxima resistncia, ligue a chave CH1 (que conecta um capacitor em paralelo com o POTENCIMETRO). Verifique e comente seu efeito sobre os atrasos. f) Novamente com o POTENCIMETRO na mxima resistncia, mas sem o capacitor (CH1 desligado), observe agora os pontos 2 e 5, varie o TRIMPOT e verifique o efeito da polarizao negativa de base (gate) sobre os atrasos para ligar e desligar o transistor. Explique. Retorne para a situao inicial de uma onda simtrica. g) Desligue CH4 e ligue CH5 (conectando o MOSFET). Repita os itens, "c", "d", "e" e f. h) Desligue CH5 e ligue CH6 (conectando o IGBT). Repita os itens "c", "d", "e" e f. i) Para o MOSFET e o IGBT, observe os pontos 3 (Vgs) e 5 (Vds), em ambas as transies. Varie o POTENCIMETRO e comente seu efeito. Analise comparativamente as capacitncias de entrada dos transistores. j) Para o IGBT, observe os pontos 4 e 0 (em relao ao 5), o que mostra a corrente de coletor e a tenso Vce (invertida). Anote e comente as formas de onda com carga resistiva (chave CH2 desligada) e com carga indutiva (chave CH2 ligada). Verifique em detalhe a entrada em conduo do transistor. Para a prxima aula, apresente o relatrio contendo os resultados experimentais comentados. Apresente os resultados do exerccio preparatrio para a 5 experincia.

13

EE832 Lab. de Eletrnica Industrial

2002

FEEC UNICAMP

Figura 4.19 Circuito de teste.

14