Emitter-coupled logic

De Wikipedia, la enciclopedia libre Saltar a: navegacin, bsqueda Emitter Coupled Logic (lgica de emisores acoplados) pertenece a la familia de circuitos MSI implementada con tecnologa bipolar; es la ms rpida disponible dentro de los circuitos de tipo MSI.

Contenido
[ocultar]

1 Historia 2 Introduccin 3 Estructura 4 Aplicaciones 5 Vase tambin

[editar] Historia
Puertas con diseos ECL se han implementado hasta con tubos de vaco, y por supuesto con transistores discretos. Y la primera familia con diseo ECL, la ECL I, apareci en el ao 62 con las primeras familias de circuitos integrados. Ya en aquella poca se trataba de la familia ms rpida (un retardo de propagacin tpico de 8ns.), y tambin, era ya, la que ms disipaba. En la actualidad puede parecer que 8 ns es mucho cuando hay circuitos CMOS que con un consumo muy bajo (sobre todo esttico) superan con creces esta prestacin, pero en realidad la tecnologa ECL tambin ha evolucionado tanto en diseo como en fabricacin, y en la actualidad se consiguen retardos netamente inferiores al nanosegundo, con un consumo alto pero no desorbitado.

[editar] Introduccin
A pesar de su limitada utilizacin, se trata de unas de las familias lgicas de ms raigambre, y rancio abolengo, dentro de las tecnologas digitales. Incluso se podra decir que dentro de la electrnica en general, pues el par diferencial, en el que se basa la familia, domina ampliamente los circuitos integrados analgicos. Como familia bipolar que es, el margen de ruido no es bueno. En este caso no slo es reducido en margen a nivel bajo, sino que tambin lo es el margen a nivel alto. Esto es

consecuencia de la reducida excursin lgica. Y la razn es que para conseguir velocidad deben variar poco los valores de tensin. El principio que gua a la familia es tratar de evitar a toda costa que los transistores que configuran el circuito entren en saturacin. Por lo que las conmutaciones sern entre corte (o casi corte) y conduccin. Por lo tanto siempre vamos a tener transistores conduciendo, con lo que el consumo es continuo. Es decir no slo hay picos de corriente en las transiciones, sino que siempre tendremos un consumo apreciable en el circuito. Por otro lado la presencia de corrientes significativas en el circuito en todo momento, hace que el fan-out sea bueno. Es la forma de lgica ms rpida, ya que los dispositivos activos se las arreglan para trabajar fuera de la saturacin. Tambin se hace aun mucho ms rpida haciendo que las variaciones de seal lgicas sean aun menores (Dt=800mV), eso hace que el tiempo de carga y descarga de C de carga y parasitas sean aun menores... El circuito ECL se basa en el uso de un interruptor de direccin de corriente, que se puede construir con un par diferencial, que se polariza con un voltaje Vr y de corriente I cte ambos. la naturaleza diferencial del circuito lo hace menos suceptible a captar ruido. Existen 2 formas conocidas, la ECL 100k y la ECL 10K, la 100k es ms rpida pero consume mayor corriente.

[editar] Estructura

Circuito tpico de una puerta de la familia ECL 10,000 de Motorola.

La estructura ECL se basa en un par diferencial (Q1-Q2 y Q3) en el que una rama se conecta a una tensin de referencia, que determina el umbral ALTO / BAJO y la otra rama con n transistores en paralelo a las n entradas. Del diferencial se pueden obtiener simultneamente dos salidas con la salida y la salida negada y muy bajo jitter entre ellas. Estas salidas se llevan, finalmente, a sendos seguidores de emisor para proporcionar ganancia en corriente y el fan-out adecuado, que en muchos casos pueden alimentar lneas de 50 directamente. Es comn la presencia de pines de alimentacin separados para estos ltimos transistores ya que, a diferencia del par diferencial, su corriente varia con la seal si no estn los dos transistores conectados a impedancias iguales. Alimentndolos separadamente se evita que estas variaciones alcancen el par diferencial. Esta estructura produce simultneamente la salida OR / NOR: cualquier entrada a nivel alto provoca que el emisor de Q5 pase a nivel alto y el de Q6 a nivel alto. Por comparacin, la estructura TTL slo produce la funcin NAND. A diferencia de otras tecnologas (TTL, NMOS, CMOS), la ECL se alimenta con el positivo (Vcc) conectado a masa, siendo la alimentacin entre 0 y -5'2V, habitualmente. Algunas familias permiten que VEE sea -5V, para compartir la alimentacin con circuitos TTL.

[editar] Aplicaciones
Adems de las familias lgicas ECL I, ECL II, ECL III, ECL10K y ECL100K, la tecnologa ECL se ha utilizando en circuitos LSI:

Matrices lgicas Memorias (Motorola, Fairchild) Microprocesadores (Motorola, F100 de Ferranti) Para mejorar las prestaciones de la tecnologa CMOS, la ECL se incorpora en ciertas funciones crticas en circuitos CMOS, aumentando la velocidad, pero manteniendo bajo el consumo total.

FAMILIA ECL La familia ECL, lo que quiere decir Lgica Acoplada en Emisor (emmiter-coupled logic) son unos circuitos integrados digitales los cuales usan transistores bipolares, pero a diferencia de los TTL en los ECL se evita la saturacin de los transistores, esto da lugar a un incremento en la velocidad total de conmutacin. La familia ECL opera bajo el principio de la conmutacin de corriente, por el cual una corriente de polarizacin fija menor que la corriente del colector de saturacin es conmutada del colector de un transistor al otro. Este tipo de configuraciones se les conoce tambin como la lgica de modo de corriente (CML; current-mode logic). El circuito bsico para los ECL es principalmente la configuracin de amplificador diferencial. El funcionamiento de este amplificador es muy simple, se tiene una corriente fija IE que es producida por la fuenet VEE, esta corriente que pasa a travs de la resistencia de 1k permanece alrededor de 3 mA durante la operacin normal de la compuerta. Ahora bien, depende del nivel de voltaje en la base de los transistores de entrada para definir que transistor debe conducir, esto significa que la corriente cambiar entre el colector de Q1 y Q2 y el de Q3. Los niveles lgicos para la familia ECL son los siguientes: 0 lgico -1.7 V 1 lgico -0.8 V CARACTERSTICAS DE LA ECL La familia TTL utiliza transistores que operan en el modo saturado. Como resultado, su velocidad de conmutacin esta limitada por el retardo en el tiempo de almacenamiento asociado con un transistor que se conduce a saturacin. En cambio con el desarrollo de la ECL sa ha logrado mejorar las velocidades de conmutacin. La familia ECL no se usa tan comunmente como las familias TTL y MOS, excepto en aplicaciones de muy alta frecuencia donde su velocidad es superior. Sus mrgenes de ruido son relativamente bajos y tiene un elevado consumo de potencia son desventajas en comparacin con las otras familias lgicas En la familia ECL los transistores nunca se saturan, esto hace que la velocidad de conmutacin sea muy alta, el tiempo comn de retardo es de 2ns. Los mrgenes de ruido en el peor de los casos son de 250 mV. Esto hace a los ECL un poco inseguros para utilizarse en medios industriales de mucho trabajo. Tambin tenemos que tomar en cuenta la disipacin de potencia de una compuerta ECL que es de 40 mW, muy alta en comparacin a las otras familias. Otra desventaja es su voltaje de alimentacin negativo y niveles lgicos, que no son compatibles con las dems familias y esto dificulta el uso de las ECL en conjuncin con los circuitos TTL y MOS.

El flujo de corriente total en el circuito ECL permanece constante, no importa su estado lgico esto ayuda a mantener un consumo de corriente invariables en el suministro de potencia del circuito. A continuacin se muestra una tabla donde se compara la familia ECL con la TTL: Familia Lgica tPD (ns) PD(mW) Margen de Ruido (mV) Frecuencia Mx (Mhz) 74 9 10 400 35 74AS 1.7 8 300 200 74ALS 4 1.2 400 70 74S 3 20 300 125 74LS 9.5 2 300 45 ECL 1 40 250 600

LA FAMILIA LGICA ECL

Actualmente, en el mercado, hay dos tipos de circuitos integrados digitales no saturables de alta velocidad. El primero de ellos, la familia TTL Schottky, ya fue analizado en el captulo anterior. Ahora, estudiaremos la segunda de las familias, la ECL o lgica de emisores acoplados.

Circuito de un amplificador operacional y su caracterstica de transferencia

Los diseadores de sistemas digitales han encontrado una familia que ofrece ventajas con respecto a las velocidades de cambio de nivel, bajos retrasos de transmisin, etc. Una de estas familias es la ECL (Emitter Coupled Logic) o lgica de emisores acoplados.

Circuito integrado de una compuerta AND/NAND con tecnologa ECL

El proceso tecnlogico de fabricacin de las ECL

La evolucin de la estructura de un transistor bipolar ha ido mejorando a lo largo del tiempo. En el caso que nos ocupa, la familia ECL, conviene sealar que, en un principio, se comenz a fabricar usando una tecnologa avanzada isoplanar llamada FAST-Z. Este proceso haca posible retrasos lgicos menores de un nanosegundo, y un alto control sobre los cambios de nivel alto a bajo y viceversa.

Evolucin de las estructuras de un transistor bipolar

Como en todas las tecnologas de tipo isoplanar, el proceso FAST-Z incorpora una delgada capa de xido entre las dos superficies exteriores, en vez de la regin P+ que presentan los procesos planares. El xido no necesita ningn tipo de separacin entre las regiones basecolector, resultando una reduccin sustancial del tamao de los circuitos integrados o chips.

Esta clase de estructuras permite una reduccin en el rea de un transistor de silicio de un 400% en comparacin con una estructura planar. El substrato del colector, por lo tanto, tambin se reduce en este 400%, luego el rea base-colector disminuye en un 540%. Estas reducciones combinadas con la unin superficial nos permitirn tener un control mayor en el proceso de ionizacin, con lo que disminuirn los valores de capacidad y resistencia, lo que permitir un aumento de velocidad.

El proceso FAST-LSI es anlogo al FAST-Z pero tambin incluye algunas mejoras. La alineacin de los metales ha sido disminuida y acortadas las distancias entre los contactos base emisor. La estructura metlica tambin se ha visto mejorada, al utilizar un combinado de platino y silicio para los contactos hmicos tipo N+ y P+.

La configuracin de una ECL

Observando la figura siguiente vemos que nos encontramos ante un amplificador diferencial, denominado as porque su salida es proporcional a la diferencia entre dos tensiones de entrada V1 y V2. Este circuito se utiliza pricipalmente en sistemas analgicos, pero tambin tiene propiedades digitales, llegando a ser la base de construccin de la lgica de emisor acoplado o ECL (en algunos casos nos la podemos encontrar como lgica de modo corriente o CML).

Al aumentar el nmero de entradas, es necesario poner dos seguidores de emisor para igualar niveles de tensin de entrada y salida

Si V1 es igual que V2 tendremos que, por simetra del circuito, las corrientes de los transistores son iguales. Sin embargo, si V1 sobrepasa a V2 en aproximadamente 0,1 voltio, el transistor T1 estar en conduccin y T2 en corte; e inversamente, si V1 es menor que V2 en 0,1 voltio, entonces T2 conducir y T1 estar en corte.

La corriente de emisor se mantiene prcticamente constante, y se transfiere o conmuta del transistor T1 al T2 cuando la tensin V1 vara desde 0,1 V, por encima de la tensin de referencia V2, hasta 0,1 voltios por debajo de esta tensin. Excepto dentro de un margen muy estrecho de variacin de la tensin de entrada V1, a la salida S slo puede tener uno de dos posibles valores y, por tanto, acta como circuito digital. Los dos niveles lgicos pueden deducirse fcilmente. Si T2 est en corte, la tensin de salida ser igual a la de alimentacin y estaremos a nivel lgico 1. Cuando T2 est en

conduccin, los valores de las resistencias calculados previamente harn que el transistor se encuentre en su zona activa, es decir, T2 estar en su regin activa cuando la unin colector-base est polarizada inversamente. Entonces, la tensin de salida ser la de alimentacin menos la cada de tensin en la resistencia de colector, obteniendo de esta manera el estado lgico 0.

Puesto que en el amplificador diferencial ningn transistor est dispuesto a llegar a saturacin, se elimina el tiempo de almacenamiento y, por tanto, la lgica ECL se convierte en la ms rpida de las familias lgicas. Podemos conseguir retardos de propagacin inferiores a 0,5 nanosegundos por puerta.

Puerta OR/NOR de dos entradas y su representacin esquemtica, en una familia ECL

Si nos fijamos en la puerta OR/NOR de la figura con dos entradas, observaremos que este circuito consta bsicamente de un amplificador diferencial, con la modificacin de utilizar dos transistores paralelos a la entrada.

Consideremos lgica positiva. Si A y B estn las dos a nivel bajo, ninguno de los dos transistores T1 T2 conducir, mientras que T3 est en la regin activa. En estas condiciones, la salida S est en bajo, y su complementaria en alto. Si indistintamente A o B estn a nivel alto, la corriente de emisor conmuta al transistor de entrada cuya base est en alto, y la corriente de colector de T3 cae aproximadamente a cero. Por lo tanto, S tendr un 1 lgico y /S un 0.

La disponibilidad de salidas complementarias constiuye una clara ventaja a la hora de disear nuestros circuitos lgicos, pues evita la necesidad de agregar puertas simplemente como inversores.

Una de las dificultades de la topologa ECL es la de que los niveles altos y bajos en las salidas difieren de los de las entradas; por eso, como podemos ver en la puerta OR/NOR de tres entradas, se utilizan los seguidores de emisor T5 y T6 en la salida para suministrar el apropiado nivel de tensin continua. La tensin de referencia se obtiene normalmente a partir de una red compensada en temperatura.

Circuito de la red de compensacin de temperatura para determinar la tensin de referencia VR

La resistencia de entrada en esta familia puede considerarse infinita si todas las entradas estn a nivel bajo de forma que todos los transistores de estrada estn en corte. Si una de las entradas est alta, T4 estar a corte y la resistencia de entrada corresponde a la de un transistor con una resistencia de emisor de aproximadamente 1,2 K, con lo que resulta una resistencia de entrada de unos 100K. La resistencia de salida es la de un seguidor de emisor siendo un valor estimado de unos 15 ohmios; puesto que la resistencia de entrada es muy alta, y la de salida muy baja, se puede conseguir un "fan-out" o capacidad de salida elevada a baja frecuencia.

El "fan - out" viene determinado ms bien por el hecho de que la carga capacitiva retrasa la actuacin de la puerta. Si C es la capacidad de entrada por puerta, y N es el "fan - out", la capacidad total en paralelo con el seguidor de emisor T5 es N*C. Esta capacidad se carga rpidamente a travs de la pequea resistencia de salida cuando T5 est en conduccin. No obstante, consideremos la situacin en que la tensin de salida est nivel alto y cae la entrada al seguidor de emisor. Como la tensin entre armaduras de un condensador no puede variar instantneamente, T5 se corta. Por tanto, la salida cae hasta con una constante de tiempo 1,5 milsimas de N*C, y N se determina en funcin del tiempo mximo de transicin disponible entre dos estados.

Definicin
La familia ECL, Lgica Acoplada en Emisor (emmiter-coupled logic) son unos circuitos integrados digitales los cuales usan transistores bipolares, pero a diferencia de los TTL en los ECL se evita la saturacin de los transistores, esto da lugar a un incremento en la velocidad total de conmutacin. La familia ECL opera bajo el principio de la conmutacin de corriente, por el cual una corriente de polarizacin fija menor que la corriente del colector de saturacin es conmutada del colector de un transistor al otro. Este tipo de configuraciones se les conoce tambin como la lgica de modo de corriente (CML; currentmode logic).

Fundamento de las ECL

El funcionamiento de los circuitos ECL se basa en el mismo delamplificador diferencial. Los transistores no se saturan, la operacin normal es en zona activa, lo que constituye una de las razones que hace que estos circuitos sean los mas veloces de los circuitos integrados digitales.

La configuracin de una ECL

Est basada en el amplificador diferencial, denominado as porque su salida es proporcional a la diferencia entre dos tensiones de entrada V1 y V2. Este circuito se utiliza principalmente en sistemas analgicos, pero tambin tiene propiedades digitales, llegando a ser la base de construccin de la lgica de emisor acoplado o ECL (en algunos casos nos la podemos encontrar como lgica de modo corriente o CML), como lo muestra el circuito.

Lgica de emisor acoplado o ECL

Al aumentar el nmero de entradas, es necesario poner dos seguidores de emisor para igualar niveles de tensin de entrada y salida.

Si V1 es igual que V2 se tendr que, por simetra del circuito, las corrientes de los transistores son iguales. Sin embargo, si V1 sobrepasa a V2 en aproximadamente 0,1 voltio, el transistor T1 estar en conduccin y T2 en corte; e inversamente, si V1 es menor que V2 en 0,1 voltio, entonces T2 conducir y T1 estar en corte. La corriente de emisor se mantiene prcticamente constante, y se transfiere o conmuta del transistor T1 al T2 cuando la tensin V1 vara desde 0,1 V, por encima de la tensin de referencia V2, hasta 0,1 voltios por debajo de esta tensin. Excepto dentro de un margen muy estrecho de variacin de la tensin de entrada V1, a la salida S slo puede tener uno de dos posibles valores y, por tanto, acta como circuito digital. Los dos niveles lgicos pueden deducirse fcilmente. Si T2 est en corte, la tensin de salida ser igual a la de alimentacin y se estar a nivel lgico 1. Cuando T2 est en conduccin, los valores de las resistencias calculados previamente harn que el transistor se encuentre en su zona activa, es decir, T2 estar en su regin activa cuando la unin colector-base est polarizada inversamente. Entonces, la tensin de salida ser la de alimentacin menos la cada de tensin en la resistencia de colector, obteniendo de esta manera el estado lgico 0. Puesto que en el amplificador diferencial ningn transistor est dispuesto a llegar a saturacin, se elimina el tiempo de almacenamiento y, por tanto, la lgica ECL se convierte en la ms rpida de las familias lgicas. Podemos conseguir retardos de propagacin inferiores a 0,5 nanosegundos por puerta.
Lgica cableada con circuitos ECL

Al igual que en las otras familias resulta conveniente obtener un nivel adicional de lgica a travs de la unin de varias salidas de compuertas ECL. Cuando dos o mas salidas de estas compuertas se unen, en el punto de las mismas se realiza la funcin OR de las salidas unidas.

Ventajas de la familia ECL

1. 2. 3. 4. 5. Son los circuitos ms veloces y pueden alcanzar tiempos de demora de hasta 1ns. No existen picos de corrientes en los transistores como sucede en la familia lgica TTL. Se dispone de salidas complementadas, lo que le brinda mayor versatilidad. El nivel de 1 lgica es prcticamente independiente del factor de carga. Buen factor de carga N= 15

Desventajas de la familia ECL

1. 2. 3. 4. Pequeos valores de los mrgenes de ruidos. Altos valores de potencia del orden de 40 mW. No son compatibles con los circuitos TTL. Ocupan gran rea en los circuitos integrados

Aplicacin de las ECL

En la construccin de diferentes tipos de compuertas que requieren de las caractersticas de las ECL.
Ejemplo

Puerta OR/NOR de dos entradas y su representacin esquemtica, en una familia ECL

Puerta OR/NOR a ECL

Fuentes

5V ECL 2Input AND/NAND

The MC10EL04 MC100EL04 is a 2input AND NAND Gate The device is functionally equivalent to the E104 device with higher performance capabilities. With propagation delays and output transition times significantly faster than the E104, the EL04 is ideally suited for those applications which require the ultimate in AC performance. The 100 Series contains temperature compensation. By ON Semiconductor

Part Number Price Availability MC10EL04DG 1 : 8.39 BUY NOW ON SEMICONDUCTOR 10 : 7.48 1468719 100 : 6.5 See More MC10EL04DG 1 : 8.39 BUY NOW ON SEMICONDUCTOR 10 : 7.48 1468719 100 : 6.5 See More

Part Number

Price

Availability

Part Number MC10EL04DG ON Semiconductor 863-MC10EL04DG

Availability 1 : $6.54 BUY NOW 25 : $5.67 256 100 : $4.41 See More 0 : $0.00 0 : $0.00 0 : $0.00 See More BUY NOW 0

Price

MC10EL04DT ON Semiconductor 863-MC10EL04DT

MC10EL04DTG ON Semiconductor 863-MC10EL04DTG

96 : $5.67 BUY NOW 100 : $4.41 0 500 : $3.92 See More 1845 : $3.66 BUY NOW 2000 : $3.40 0 0 : $0.00 See More

MC10EL04DR2G ON Semiconductor 863-MC10EL04DR2G

MC10EL04DTR2G 1845 : $3.66 BUY NOW ON Semiconductor 2000 : $3.40 0 863-MC10EL04DTR2G 0 : $0.00 See More View All Results From Mouser Electronics... Part Number Price Availability MC10EL04DG 1 : $7.71 BUY NOW ON SEMICONDUCTOR 10 : $6.09 0 15 : $5.55 See More

Part Number MC10EL04DG ON SEMICONDUCTOR 98H0612

Availability 1-24 : $5.4 BUY NOW 25-99 : $4.6 88 100-249 : $4.22 See More 1-24 : $4.91 BUY NOW 25-99 : $4.91 173

Price

MC10EL04DTG ON SEMICONDUCTOR

Part Number 42K0049

Price 100-249 : $4.16 See More

Availability

Part Number Price Availability MC10EL04DG 1 : $3.86 BUY NOW On Semiconductor 25 : $3.75 Americas - 337 MC10EL04DG 100 : $3.60 MC10EL04DTG 1 : $5.40 BUY NOW On Semiconductor 100 : $4.91 Americas - 400 MC10EL04DTG 1000 : $4.50

Part Number Price Availability MC10EL04DG $3.8921 BUY NOW ON Semiconductor 63 Part Number Price Availability MC10EL04D Visit website to request pricing BUY NOW ON SEMICONDUCTOR 10 MC10EL04D MC10EL04DG Visit website to request pricing BUY NOW ON SEMICONDUCTOR 23 MC10EL04DG Quest Part Number Price Availability MC10EL04DR2 : Submit Request For Pricing BUY NOW ON Semiconductor 203 Part Number Price Availability MC10EL04DG 196 : $4.995 BUY NOW ON SEMICONDUCTOR 0 MC10EL04DGOS-ND Tube MC10EL04DT 100 : $4.482 BUY NOW ON SEMICONDUCTOR 0 MC10EL04DTOS-ND Tube MC10EL04DTG 200 : $4.995 BUY NOW ON SEMICONDUCTOR 0 MC10EL04DTGOS-ND Tube

Part Number Price MC10EL04DR2G 2500 : $3.51 ON SEMICONDUCTOR MC10EL04DR2G-ND MC10EL04DTR2 2500 : $3.008 ON SEMICONDUCTOR MC10EL04DTR2-ND View All Results From Digi-Key...

Availability BUY NOW 0 Tape & Reel BUY NOW 0 Tape & Reel

Part Number Price Availability MC10EL04D $1.06 BUY NOW ON Semiconductor 0 MC10EL04D MC10EL04DG $4.18 BUY NOW ON Semiconductor 63 MC10EL04DG MC10EL04DT $0.00 BUY NOW ON Semiconductor 0 MC10EL04DT MC10EL04DR2 $0.00 BUY NOW ON Semiconductor 0 MC10EL04DR2 MC10EL04DTG $4.31 BUY NOW ON Semiconductor 0 MC10EL04DTG View All Results From Arrow Electronics... Part Number Price Availability MC10EL04DG 1 : CNY 92.8 BUY NOW ON SEMICONDUCTOR 10 : CNY 82.72 1468719 100 : CNY 71.68 See More MC10EL04DT 1 : CNY 70.4 BUY NOW ON SEMICONDUCTOR 25 : CNY 66.4 4814095 100 : CNY 62.72 MC10EL04DG. 1 : CNY 64.8 BUY NOW ON SEMICONDUCTOR 25 : CNY 61.12 1155783 100 : CNY 57.76 250 : CNY 54.08

Part Number Price Availability MC10EL04DTG 1 : CNY 110.88 BUY NOW ON SEMICONDUCTOR 25 : CNY 91.04 1156877 100 : CNY 82.08 See More America II Part Number Price Availability MC10EL04D BUY NOW CALL 877-845-4392 ON SEMICONDUCTOR 18527 MC10EL04DT BUY NOW CALL 877-845-4392 ON SEMICONDUCTOR 6300 MC10EL04 's Packages MC10EL04 's pdf datasheet MC10EL04D SOIC MC10EL04DG SOIC MC10EL04DR2 SOIC MC10EL04DR2G SOIC MC10EL04DT TSSOP MC10EL04DTG TSSOP MC10EL04 pdf datasheet download MC10EL04DTR2 TSSOP MC10EL04DTR2G TSSOP MC100EL04D SOIC MC100EL04DG SOIC MC100EL04DR2 SOIC MC100EL04DR2G SOIC MC100EL04DT TSSOP MC100EL04DTG TSSOP MC100EL04DTR2 TSSOP MC100EL04DTR2G TSSOP MC100EL04 MC10EL04 Pinout, Pinouts

This is one package pinout of MC10EL04,If you need more pinouts please download MC10EL04's pdf datasheet. MC10EL04 circuits will be updated soon..., now you can download the pdf datasheet to check the circuits!

Related Electronics Part Number

o o o o o o o o o o o o o

MC10EL04, 5V ECL 2Input AND/NAND MC10E404, 5 VECL Quad Differential AND/NAND MC10EL05, 5V ECL 2Input Differential AND/NAND MC10E104, 5VECL Quint 2-Input AND/NAND Gate MC10104, Quad 2-Input AND Gate 74ACT08, Quad 2-Input AND Gate HD74LS08, Quadruple 2-Input Positive AND Gates SN74S09, Quad 2-input Positive-AND Gates With Open Collector Outputs 74F08, 74F08 Quad Two-input AND Gate ACTS08MS, Radiation Hardened Quad 2-input And Gate Corporation SN74AHC08, Quadruple 2-Input Positive-AND Gates KIC7SZ08FU, 2 INPUT AND GATE U74AHCT1G08, 2-input And Gate

espaol ingls francs El NBSG86A es un diferencial multi'function Compuerta lgica que se puede configurar como un AND / NAND, OR / NOR, XOR / XNOR, o MUX 2:1. Este dispositivo es parte de la familia GigaComm "de productos de alto rendimiento silicio-germanio. El dispositivo se encuentra en un bajo perfil de 4x4 mm, 16'pin, BGA flip'chip o un 3x3 de 16 mm pin SOIC paquete. Entradas diferenciales internos incorporan 50 resistencias de terminacin y aceptar NECL (ECL negativo), PECL (ECL positivo), LVCMOS / LVTTL, CML, o LVDS. El nivel de salida Select (MCO) de entrada se utiliza para programar la amplitud de salida peak'to'peak entre 0 y 800 mV en cinco pasos discretos.

El NBSG86A emplea un circuito de entrada por defecto para que, bajo las condiciones de entrada abiertos (DX, DX, VTDx, VTDx, VTSEL) las salidas del dispositivo se mantendr estable.

ON Semiconductor

El NBSG86A es un multi puerta de lgica diferenciada de la funcin que se puede configurar como un AND/NAND, un OR/NOR, un XOR/XNOR, o 2:1 MUX. Este dispositivo es parte de la familia de GigaComm de productos del germanio del silicio del alto rendimiento. El dispositivo se contiene en un perfil bajo 4x4 milmetro, 16 perno, flip saltar BGA o un perno QFN de 3x3 milmetro 16 paquete. Las entradas diferenciadas incorporan los 50 resistores internos de la terminacin del

del y aceptan NECL (ECL negativo), PECL (ECL positivo), LVCMOS/LVTTL, CML, o LVDS. La entrada selecta del nivel (OLS) de salida se utiliza para programar el peak to amplitud de la salida mxima entre 0 y 800 milivoltio en cinco pasos discretos. El NBSG86A emplea el trazado de circuito del defecto de la entrada de modo que bajo condiciones abiertas de la entrada (Dx, Dx, VTDx, VTDx, VTSEL) las salidas del dispositivo sigan siendo estables.

vdeo zoom

The NBSG86A is a multifunction differential Logic Gate which can be configured as an AND/NAND, OR/NOR, XOR/XNOR, or 2:1 MUX. This device is part of the GigaComm family of high performance Silicon Germanium products. The device is housed in a low profile 4x4 mm, 16pin, flipchip BGA or a 3x3 mm 16 pin QFN package. Differential inputs incorporate internal 50 termination resistors and accept NECL (Negative ECL), PECL (Positive ECL), LVCMOS/LVTTL, CML, or LVDS. The Output Level Select (OLS) input is used to program the peaktopeak output amplitude between 0 and 800 mV in five discrete steps. The NBSG86A employs input default circuitry so that under open input conditions (Dx, Dx, VTDx, VTDx, VTSEL) the outputs of the device will remain stable. Ms especificaciones... Ms especificaciones...

Recibir una documentacin Solicitar un presupuesto Dnde comprar este producto? Datos del fabricante

ESCUELA POLITCNICA NACIONALSIS TEMAS DIGITALES 37

CUIDADOS EN LA MANIPULACI ON DE LAS TECNOLOGA S CMOS Y ECL

Como los dispositivos que utilizan la tecnologa CMOS y ECL son ms propensosa

deteriorarse debido a cuestiones de cargas electrostticas, es necesario tenerprecaucin y cuidado en el

manejo de su muy alta impedancia de entrada ytipo de constitucin, verificando constantemente este valor.

Se debe procurar no tocarlos mucho con las manos, guardndolos con laspatillas

cortocircuitadas o donde no sea probable que les alcance la electricidadest tica.

Los fabricantes sugieren desconectar la alimentacin cuando se vayan a sacar ointroducir los CI en los

zcalos, guardarlos en esponjas reductoras, utilizarsoldador es aislados de la red o conectar a

tierra las puntas o alimentar lossoldadores con bateras. Muy importante es

que no se deben dejar patillas de entradas de los circuitosno utilizados del CI sin conectar, ya que aumenta

el consumo y estas entradasal aire se comportan como antenas y las seales de ruido hacen trabajardinmic

amente a los circuitos. Para evitar esto conectaremos estas entradas amasa o a la alimentacin.

CONCLUSIO NES Tecnologa CMOS hace uso bsicamente de

transistores de efecto de campoNMOS Y PMOS. En la familia lgica MOS Complementari a, el

trminocomple mentario se refiere a la utilizacin de dos tipos de transistores en elcircuito de salida, en una

configuracin similar a la ttem-pole de la familia TTL. La lgica CMOS ha

emprendido un crecimiento constante en el rea de la MSI,principalm ente a expensas de la TTL, con la que compite

directamente. Elproceso de fabricacin de CMOS es ms simple que el TTL y tiene una mayor

ESCUELA POLITCNICA NACIONALSIS TEMAS DIGITALES 38

densidad de integracin, lo que permite que se tengan ms circuitos en un readeterminad a de sustrato y

reduce elcostopor funcin. La gran ventaja de los CMOS es que utilizan

solamente una fraccin de lapotencia que se necesita para la serie TTL de baja potencia (74L00),adapt ndose de una

forma ideal a aplicaciones que utilizan la potencia de unabatera o con soporte en una batera. El inconveniente

de la familia CMOS esque es ms lenta que la familia TTL, aunque la nueva serie CMOS de altavelocidad

"HCMOS" (SERIES HC y HCT), que vio laluzen 1983, puede competircon las series bipolares avanzadas en

cuanto a velocidad y disponibilidad decorriente, y con un consumo menor, con las

series 74 y 74LS. Una de las dificultades de la topologa ECL es la de

que los niveles altos y bajosen las salidas difieren de los de las entradas

La familia lgica ECL se encuentra a caballo entre la TTL y la CMOS. Esta familianaci como un

intento de conseguir la rapidez de TTL y el bajo consumo deCMOS, pero en raras

ocasiones es empleada Los diseadores de sistemas digitales han

encontrado una familia que ofreceventajas con respecto a las velocidades de cambio de nivel, bajos retrasos

detransmisin, etc. Una de estas familias es la ECL (Emitter Coupled Logic) o lgicade

emisores acoplados.

ESCUELA POLITCNICA NACIONALSIS TEMAS DIGITALES 39

BIBLIOGRAF A MORRIS MANO, Diseo Digital,

Prentice Hall, captulos 2 y 3. RONALD J. TOCCI, Sistemas Digitales:

Principios y Aplicaciones, Prentice Hall,captulo 3, HispanoAmeric ana

NOVILLO CARLOS, Sistemas Digitales, 2004 CHRISTIAN TAVE

RNIER, Circuitos lgicos programables, Paraninfo, 1994.

NEIL H. E. WESTE, KAMRAN ESHRAGHIAN, Principles of CMOS VLSI design.

ASystems

Perspective, Addison Wewsley, 1994.

R.L. GEIGER, P.E. ALLEN,

N.R. STRADER, VLSI Design techniques for analog

and digital
circuits, McGraw

-Hill, 1990.

EUGENE D. FABRICIUS, Introduction to VLSI design, McGraw

-Hill.

WEBSITIES: www.nationals emiconductor.c om

http://electronic a.ugr.es/~amrol dan/asignaturas /curso045/ftc/p df/trab_familia _cmos.pdf

http://www.ace. ual.es/~vruiz/d ocencia/laborat orio_estructura/ practicas/html/ node5.

http://www.uv. es/~marinjl/ele ctro/digital2.ht ml

www.uv.es/~m arinjl/electro/di gital2.html usuarios.lycos.e s/tervenet/ TUTORIALES

/Electronica_di gital.htm www.virtual.un al.edu.co/curso s/ ingenieria/2000

477/lecciones/0 90101.htm

Si nos fijamos en la puerta OR/NOR de la figura con dos entradas, observaremos queeste circuito consta

bsicamente de un amplificador diferencial, con la modificacin deutilizar dos transistores paralelos a la entrada.Consid

eremos lgica positiva. Si A y B estn las dos a nivel bajo, ninguno de los dostransistores T1 T2 conducir,

mientras que T3 est en la regin activa. En estascondicione s, la salida S est en bajo, y su

complementari a en alto. Si indistintamente Ao B estn a nivel alto, la corriente de emisor conmuta al

transistor de entrada cuyabase est en alto, y la corriente de colector de T3 cae aproximadame

nte a cero. Por lotanto, S tendr un 1 lgico y /S un 0.La disponibilidad de salidas complementari

as constituye una clara ventaja a la hora dedisear nuestros circuitos lgicos, pues evita la

necesidad de agregar puertassimplem ente como inversores.Una de las dificultades de la topologa

ECL es la de que los niveles altos y bajos en lassalidas difieren de los de las entradas; por eso, como podemos ver en

la puertaOR/NOR de tres entradas, se utilizan los seguidores de emisor T5 y T6 en la salida

parasuministrar el apropiado nivel de tensin continua. La tensin de referencia se obtienenormal mente a partir

de una red compensada en temperatura.Cir cuito de la red de compensacin de temperatura para determinar

la tensin dereferencia V
R

Puerta OR/NOR de dos entradas y su representacin esquemtica, en una familiaECL Si nos fijamos en la puerta OR/NOR de la figura con dos entradas, observaremos queeste circuito consta bsicamente de un amplificador diferencial, con la modificacin deutilizar dos transistores paralelos a la entrada.Consideremos lgica positiva. Si A y B estn las dos a nivel bajo, ninguno de los dostransistores T1 T2 conducir, mientras que T3 est en la regin activa. En estascondiciones, la salida S est en bajo, y su complementaria en alto. Si indistintamente Ao B estn a nivel alto, la corriente de emisor conmuta al transistor de entrada cuyabase est en alto, y la corriente de colector de T3 cae aproximadamente a cero. Por lotanto, S tendr un 1 lgico y /S un 0.La disponibilidad de salidas complementarias constituye una clara ventaja a la hora dedisear nuestros circuitos lgicos, pues evita la necesidad de agregar puertassimplemente como inversores.Una de las dificultades de la topologa ECL es la de que los niveles altos y bajos en lassalidas difieren de los de las entradas; por eso, como podemos ver en la puertaOR/NOR de tres entradas, se utilizan los seguidores de emisor T5 y T6 en la salida parasuministrar el apropiado nivel de tensin continua. La tensin de referencia se obtienenormalmente a partir de una red compensada en temperatura

Circuito de la red de compensacin de temperatura para determinar

la tensin dereferencia V
R