DISEO E IMPLEMENTACIN DE UNA UNIDAD ARITMTICO LGICA (ALU)

Jason Mateo Pineda Lopera-1020457670 Juan Pablo Norea blandn-1040039865

John Byron Buitrago Arquitectura de Computadores y Laboratorio

Universidad de Antioquia Ingeniera de Sistemas Medelln 2013

Prctica No. 1 (ALU)

En esta prctica se disear y simular un modelo combinacional de una unidad aritmticolgica (ALU), siguiendo un estilo de diseo jerrquico, partiendo de componentes bsicos para luego implementar otros ms complejos. La ALU es uno de los componentes fundamentales de un computador ya que se encarga de realizar operaciones aritmticas y lgicas sobre datos de entrada o valores producidos durante la ejecucin de los programas. A continuacin se explicar el proceso para el diseo del ALU haciendo un exhaustivo nfasis en cada componente (Sumador, Zero detection, Lnea de Control, Multiplexor 4:1, ALU 1bit, ALU 31, ALU 32 bits). Para la elaboracin del proyecto se comenz desarrollando el ALU 1, tomando como cajas negras y usando los componentes de logisim el sumador y el multiplexor que posteriormente se elaboro. Dicha construccin se especifica a continuacin.

ALU 1 bit:
En computacin, la unidad aritmtico lgica, tambin conocida como ALU (siglas en ingls de arithmetic logic unit), es un circuito digital que calcula operaciones aritmticas (como suma, resta, multiplicacin, etc.) y operaciones lgicas (si, y, o, no), entre dos nmeros. Para implementar esta ALU de 1 bit, tendremos las siguientes entradas y salidas: a, b, Carry in, Less: Operandos de entrada. Seleccionador de datos (Sel0 y Sel1): Seal de control que ordena la operacin a realizar sobre los operandos de entrada. Carry out, res: Salidas

Este se implemento en base al pdf de la practica consta de las operaciones suma, resta, and, or, nor y un multiplexor que se encarga de elegir cul de las ser el resultado.

Sumador: El sumador completo acepta dos bits y un acarreo de entrada y genera una suma de salida junto con el acarreo de salida.La tabla de verdad del sumador completo. Las entradas X, Y y Cin denotan al primer sumando, el segundo sumando y el acarreo de entrada. Las salidas Resultado y Cout representan a la suma y el acarreo de salida.

La salida Resultado en la tabla de verdad corresponde a la operacin OR- Exclusiva:

La salida Cout est dada por:

Multiplexor 4:1:
Un multiplexor es un circuito combinacional que selecciona una de n lneas de entrada y transmite su informacin binaria a la salida. La seleccin de la entrada es controlada por un conjunto de lneas de seleccin. La relacin de lneas de entrada y lneas de seleccin est dada por la expresin 2n, donde n corresponde al nmero de lneas de seleccin y 2n al nmero de lneas de entrada. El multiplexor de 4 entradas es un multiplexor de 4 lneas a 1. Las entradas son I0, I1, I2 e I3 y la seleccin viene dada por las entradas S0 y S1. El valor de la salida Y depende de los valores lgicos presentes en las entradas de datos y la seleccin. El diagrama de bloques del multiplexor se muestra a continuacin.

La tabla de verdad se muestra a continuacin. Por ejemplo, s I0=1, I1=1, I2=0, I3=1 y S1=1, S0=0 entonces Y=I2=0.

El problema consiste en definir un conjunto de expresiones para construir el circuito lgico. La ecuacin en cada fila, se obtiene a partir del dato de entrada y la entrada de seleccin de datos: La salida es Y= I0, s S1=0 y S0=0. Entonces Y = I0S1S0. La salida es Y= I1, s S1=0 y S0=1. Entonces Y = I1S1S0. La salida es Y= I2, s S1=1 y S0=0. Entonces Y = I2S1S0. La salida es Y= I3, s S1=1 y S0=1. Entonces Y = I3S1S0. Sumando lgicamente las ecuaciones anteriores: Y = I0S1S0 + I1S1S0 + I2S1S0 + I3S1S0 En consecuencia, el circuito asociado se implementa as:

ALU 31: En el ALU 31 debemos hacer una Overflow detection en el ALU de un bit, ya que en algunas operaciones aritmticas puede ocurrir algo llamado desbordamiento. El desbordamiento ocurre cuando el resultado es demasiado grande o demasiado pequeo para caber en el tamao original, a continuacin el circuito con esta implementacin.

ZERO DETECTION: Esta acta en el momento en que la salida de la ALU de 32bits es cero.

Lnea de Control: Dentro de las especificaciones de la practica numero 1 debemos implementar la siguiente tabla dentro de el ALU de 32bits.

Para llegar a desarrollar un circuito que fuera capaz de trabajar con esta codificacin debimos analizar el comportamiento de las entradas del ALU, Ainvert, Bnegate, Sel0, Sel1 y buscar que una forma de adaptar a la implementacin dada en la tabla. A continuacin mostramos la tabla de verdad del circuito a construir.

Mapa de karnaugh

Dando como resultado el siguiente circuito, el cual nos permitir que segn la codificacin antes mencionada podamos hacer la funcin que se pide.

ALU 32 bits:
Ya despus del trabajo realizado con los diferentes componentes diseamos el ALU de 32 bits con las ALUS de 1 bit, para anexarles adems a las salidas de estas el Zero detection.