Informe cuatro: Diseo de un sintetizador de frecuencia basado en el circuito integrado PLL CD4046.

Diseo de un sintetizador de frecuencia basado en el circuito integrado PLL CD4046 (Noviembre 2008)
J.G Alarcn Esptia, cdigo: 260694. E.A Salazar Perdomo, cdigo: 260923
Frecuencia de referencia
Abstract the main objective of this report is to show the process done to design a PLL based frequency synthesizer integer N, using the integrated circuit CD4046. Palabras Claves diseo, frecuencia, ganancia.

Debido a que la frecuencia mxima de funcionamiento del circuito integrado CD4046 es de 1 MHz, las frecuencias de salida que se escogern para el diseo de este sintetizador sern de algunos KHz, por lo que la frecuencia de referencia para este diseo se escogi de 10 KHz.

I. INTRODUCTION

Comparador de fase, filtro y VCO Para la realizacin de estas tres etapas del sintetizador de frecuencia (comparador de fase, filtro y VCO), se utilizar el circuito integrado CD4046, como se ha mencionado anteriormente. En la figura 2 se encuentra el esquema interno de este PLL. Como se observa en la figura, el PLL cuenta con dos comparadores de fase, el primero basado en una compuerta lgica XOR y el segundo basado en una comparacin directa de desfases entre la seal de referencia y la seal del VCO. Para este diseo se utilizar el comparador 2 y un filtro pasa-bajo de primer orden. La escogencia de los valores de C1, R1 y R2, que determinan las caractersticas del VCO se encuentran ms adelante.

omo un ejercicio previo a la entrega final de este trabajo de grado, se realiz el diseo y la implementacin de un sintetizador de frecuencia tipo entero N basado en el PLL CD4046 y en los circuitos integrados contadores 7490 y 7493, estos dos ltimos se utilizaron para realizar el divisor de frecuencias. En el presente informe se encuentra el proceso llevado a cabo para el diseo de cada una de las etapas que conforman a este tipo de sistemas. El diseo realizado estuvo en gran parte basado en la hoja de datos del circuito integrado CD4046 proporcionada por el fabricante.

II. DIAGRAMA DE BLOQUES DEL SISTEMA El diseo del sintetizador de frecuencia al que se hace referencia en este informe es de tipo entero N, es decir que las frecuencias de salida son mltiplos enteros de la frecuencia de referencia. Adems el diseo de este sintetizador est basado en el circuito integrado CD4046. En la figura 1 se encuentra el diagrama de bloques del sistema.

Figura 1: Diagrama de bloques del sintetizador de frecuencia.

Figura 2: Esquema interno del circuito integrado CD4046. Tomado de la hoja de datos proporcionada por el fabricante (National Semiconductor).

Informe cuatro: Diseo de un sintetizador de frecuencia basado en el circuito integrado PLL CD4046. Divisor N y seleccin de frecuencia El divisor N es el bloque utilizado para convertir el diseo de un PLL en un sintetizador de frecuencia tipo entero N. Existen diferentes formas de realizar un divisor de frecuencia, para este caso se utiliz una configuracin de contadores que ser explicada ms adelante.

III. ESPECIFICACIONES DEL DISEO Como especificaciones del diseo descrito a continuacin, se tienen el rango de frecuencias deseadas a la salida del sistema y la frecuencia de referencia o los pasos deseados de frecuencia. Los valores de estas especificaciones se encuentran en la tabla 1.
Criterio Frecuencia de salida Pasos de frecuencia Valor 30 KHz a 120 KHz 10 KHz

Figura 3: frecuencia de salida versus voltaje de alimentacin del sistema. Tomada de la hoja de datos proporcionada por el fabricante.

Antes de continuar con el diseo se escoger como voltaje de alimentacin Vcc, 5 voltios. La frecuencia de salida media fo y el ancho de banda del diseo 2fl son: fo = (fmax + fmin)/2 = 65 KHz

Tabla 1: Especificaciones del diseo.

IV. DISEO DEL SINTETIZADOR DE FRECUENCIA 2fl = (fmax-fmin) = 110 KHz El sistema mostrado en la figura 1, tiene una ganancia de lazo abierto igual a Kp*Kf*Ko*Kn, donde: Kp = ganancia del comparador de fase Kf = ganancia de transferencia del filtro pasa bajo Ko = Kv/S ganancia del VCO Kn = 1/n relacin del divisor La relacin del contador programable Kn se puede encontrar de la siguiente manera: Nmin = foutmin/fstep = 30 KHz/10 KHz = 3 Nmax = foutmax/fstep = 120 KHz/10 KHz = 12 Lo anterior nos indica que el divisor de frecuencia deber ser diseado para valores entre 1 y 12. El VCO se configura con los valores de R1, R2 y C1, teniendo en cuenta las siguientes condiciones: R1 entre 3 K y 300 K R2 entre 3 K y 300 K R1||R2 > 2.7 K C1 > 40 pF En la figura 3 se encuentra la grfica de la frecuencia de salida versus el voltaje de alimentacin del circuito integrado, grfica utilizada para el diseo del VCO.
Figura 4: relacin entre el rango de la frecuencia de enganche y el producto R1*C1. Tomado de la hoja de datos proporcionada por el fabricante.

Con los valores hallados anteriormente (Vcc, fo y 2fl) y basados en la grfica de la figura 4, se escogi el valor R1*C1.

De la grfica de la figura 4 result que R1*C1 = 7.8*10^-5. Se define la frecuencia Foff as: Foff = fo-1.6*fl = 75 KHz-1.6*45 KHz = 3 KHz

Informe cuatro: Diseo de un sintetizador de frecuencia basado en el circuito integrado PLL CD4046. Filtro pasa bajo Con el valor de Foff y utilizando la grfica de la figura 5 se hallan los valores de C1 y R2, conociendo el valor de C1 se puede calcular tambin el valor de R1 teniendo en cuenta lo que se hall anteriormente (R1*C1 = 7.8*10^-5). Los valores de estos elementos se encuentran en la tabla 2.

En la figura 6 se encuentra el esquema del filtro pasa bajo que se utilizar para el diseo del sintetizador de frecuencia. Debido a que es necesario disear este filtro con una frecuencia de corte muy baja y poca atenuacin, se tomaron los valores R3, R4 y C2 como se muestran en la figura 6 y en la tabla 3.

Figura 6: esquema del filtro pasa bajo Elemento R3 R4 C2 Valor 10 6.8 1000 F

Figura 5: Relacin entre Foff y C1 para diferentes valores de R2 y Vcc. Tomado de la hoja de datos proporcionada por el fabricante. Elemento R1 R2 C1 Valor 7.8 K 300 K 10 nF

Tabla 3: valores de R3, R4 y C2 para la configuracin del filtro.

Simulando el filtro de la figura 6 se puede ver que tiene una frecuencia de corte de aproximadamente 5 Hz y que casi no presenta atenuacin, esta simulacin se puede apreciar en la figura 7.

Tabla 2: valores de R1, R2 y C1 para la configuracin del VCO.

Con los valores hallados hasta el momento, podemos entonces calcular las ganancias del VCO y del comparador de fase como se muestra a continuacin. Ganancia del VCO La ganancia del oscilador controlado por voltaje est dada de la siguiente manera:

Ganancia del comparador de fase La ganancia del comparador de fase est dada por la siguiente ecuacin, teniendo en cuenta que el comparador que se utilizar es el segundo.
Figura 7: simulacin del filtro pasa bajo utilizando el software AWR.

La ganancia de este filtro Kf est dada por lo siguiente:

Informe cuatro: Diseo de un sintetizador de frecuencia basado en el circuito integrado PLL CD4046. Donde 1 = R3*C2 y 2 = R4*C2. Entonces la ganancia del filtro resulta ser:

La frecuencia natural del sistema n es:

Figura 8: Divisor digital ms simple, puede estar formado por dos transistores y unos pocos componentes o por dos puertas lgicas conectadas en realimentacin.

Las condiciones de un divisor elemental son: Las seales, estn exactamente invertidas una de la otra. Las seales, son ondas cuadradas perfectas, rendimiento del 50%. Las seales, tienen una frecuencia justamente la mitad del tren de impulsos de entrada. Para el divisor elemental se puede ver que de cada dos impulsos introducidos en A, la salida Q, entrega la mitad, la puerta I es un inversor que se ha dispuesto en esa posicin para evitar los estados indeterminados.

Conociendo entonces el valor de la frecuencia natural, podemos hallar el tiempo de establecimiento del sistema (tiempo de enganche del PLL). Utilizando la siguiente aproximacin:

Con esto hemos terminado el diseo del PLL con el circuito integrado CD4046. En la tabla 4 se encuentran los valores y/o referencias de los elementos necesarios para el funcionamiento del lazo enganchado en fase que se dise anteriormente. A continuacin se explicar el diseo necesario para realizar el divisor de frecuencia y convertir el PLL en un sintetizador de frecuencia tipo entero N.
Elemento Circuito integrado PLL R1 R2 R3 R4 C1 C2 Valor CD4046 7.8 K 300 K 10 6.8 10 nF 1000 F

Tabla 4: valores de los elementos necesarios para el funcionamiento del PLL.

Figura 9: Otro ejemplo de un divisor sencillo, la bscula D (se activa con el uno lgico del clock) con compuertas NOR que se muestra, slo tiene una entrada de datos, debido a haber aplicado un inversor entre las entradas, adems se le ha dotado de una entrada de seal de reloj.

Diseo del divisor de frecuencia Un dispositivo divisor de frecuencia se puede resumir en un contador, cuando la seal a dividir es tomada como la seal de control o reloj del circuito. Los contadores digitales son uno de los requisitos ms comunes de un equipo digital. Para ello se requieren contadores para diferentes rangos de conteo. Un divisor de frecuencia es un contador al que se le aplica la condicin de reiniciar su cuenta al llegar al final de la cuenta establecida. Los contadores son circuitos integrados muy comunes dependiendo del 'cdigo' establecido internamente por el fabricante del circuito integrado, se puede optar entre un contador binario o decimal, parmetro a tener muy en cuenta a la hora de utilizar cada tipo. El divisor digital elemental es un Flip-Flop con una sucesin continua de pulsos de reloj y con una frecuencia fija.

Un flip-flop tipo D, est constituido por dos bsculas como entradas y una tercera bscula para la salida. Las bsculas de entrada estn interconectadas entre s de forma que, al pasar la seal de reloj del nivel lgico bajo al nivel alto, se produce la entrada de estados complementarios de la bscula de salida. En cambio un Flip-flop J-K es suele estar controlado por el flanco descendente o de bajada de la seal de reloj, justo al contrario que lo hacen los flip-flop tipo D.

Figura 10: El Flip-Flop J-K

Informe cuatro: Diseo de un sintetizador de frecuencia basado en el circuito integrado PLL CD4046. El divisor de frecuencia se puede realizar de dos formas, una con el uso de un microcontrolador y tambin con el uso de circuitos integrados contadores como los mencionados, entre los circuitos que se pueden usar estn los simples como el 7473 un chip que integra dos Flip-flops J-K. Los contadores de cuatro bits como el 7490 y el 7493 son tambin usados. Existe el divisor programable 4059 que por medio de una entrada paralela define la relacin de divisin pero es imposible conseguirlo en el pas. Con el microcontrolador se realiz una implementacin de prueba pero los retardos generados por este deterioraban el funcionamiento final del sintetizador, por lo que se opto usar los contadores, dependiendo de las configuraciones se tiene la divisin deseada. Las constantes de divisin para la frecuencia de referencia se dan de un valor de 1 a 12 tomando pasos de valores enteros. El circuito de divisin consta de 5 contadores y un dip switch con el cual se programa la relacin de divisin, el esquema general se puede ver en la figura 11.

El oscilador controlado por voltaje VCO, es quiz el bloque de un sistema sintetizador de frecuencia ms importante. Por esta razn es que el diseo de este sistema se basa principalmente en configurar las frecuencias de oscilacin del VCO de acuerdo con el voltaje de alimentacin con el que se trabajar. Para este fin las hojas de datos del CD4046 proporcionadas por el fabricante brinda unas grficas que describen el comportamiento del VCO interno a este circuito integrado. El voltaje de entrada del VCO no deber tener variaciones, debe ser completamente DC, por eso es importante que el filtro pasa bajo del sistema tenga una frecuencia de corte muy baja. Hay diferentes formas de realizar el divisor de frecuencia necesario para un sistema sintetizador de frecuencia basado en un PLL, en este caso se probaron dos forma; la primera con el uso de un microcontrolador y la segunda con el uso de contadores. Se escogi la segunda opcin debido a que cuando se prob con un microcontrolador la seal resultante se encontraba muy deteriorada debido a retardos causados por el microcontrolador.

VI. AUTORES Javier Guillermo Alarcn Esptia jgalarcone@unal.edu.co Erika Alejandra Salazar Perdomo easalazarp@unal.edu.co Cdigo: 260694

Cdigo: 260923

REFERENCIAS Hoja de datos del circuito integrado 4046 proporcionada por diferentes fabricantes como National Semiconductor y Philips Semiconductor.

Figura 11: divisor de frecuencias controlado por Dip switch para valores enteros de 1 a 12.

Una vez diseado el divisor de frecuencia, se ha completado entonces el diseo total de un sintetizador de frecuencia basado en un PLL tipo entero N.

V. CONCLUSIONES Aunque el circuito integrado PLL CD4046 brinde tres tipos diferentes de comparadores de fase, es importante y necesario determinar con cual de estos tres tipos se trabajar antes de empezar a realizar el diseo, ya que la ganancia del comparador de fase vara conforme el detector de fase que se vaya a utilizar.