Universidad Nacional

MAYOR DE SAN MARCOS

(UNIVERSIDAD NACIONAL, DECANA DE AMRICA)

FACULTAD DE INGIENERIA ELECTRICA Y ELECTRONICA E.A.P. ING. DE TELECOMUNCIACIONES

SUMADORES Y RESTADORES

PROFESOR CURSO ALUMNO CODIGO

: : : :

Ing. Rossina Gonzales

Lab. Circuitos digitales Sarmiento Melgarejo, Carlos 10190206

2012

LABORATORIO N 5: SUMADORES Y RESTADORES

1. FUNDAMENTO

2. CUESTIONARIO 1. que es un sumador completo? que es un restador completo? cuales son sus aplicaciones?

SUMADOR COMPLETO
El sumador binario completo de n bits se basa en el sumador binario completo de 1 bit. Su grfico a continuacin

El sumador completo de 4 bits es una concatenacin de 4 sumadores binarios completos de 1 bit, como se muestra en el grfico inferior. La concatenacin se realiza a travs de los terminales de acarreo saliente(Cin) y acarreo entrante (Cout)

Un sumador de 4 bits: (n=4)

El sumador que se muestra suma dos nmero binarios de 4 bits cada uno. A= A3A2A1A0 y B = la suma ser S = Cout3S3S2S1S0 B3B2B1B0, entonces

El bit menos significativo en los dos sumandos A y B es Ao y Bo y el bit ms significativo es A3 y B3.

La suma se inicia en el sumador completo 0 (el inferior) con las suma de Ao y Bo, si esta suma tuviese acarreo (Cout=1) este pasara al sumador 1, y as sucesivamente hasta llegar al sumador 3 en la parte superior del grfico.

Si el sumador superior tiene acarreo (1), ste se refleja en la suma al lado izquierdo de la sumatoria final. El acarreo entrante inferior no se conecta.

RESTADOR COMPLETO
Un restador completo es un circuito combinacional que lleva a cabo una sustraccin entre dos bits, tomando en cuenta en un 1 se ha tomado por una etapa significativa ms baja. Este circuito tiene tres entrada y dos salidas. Las tres entradas x, y y z, denotan al minuendo, sustraendo y a la toma previa, respectivamente. Las dos salidas, D y B, representan la diferencia y la salida tomada, respectivamente. La tabla de verdad para el circuito es como sigue: xyz|BD 000|00 001|11 010|11 011|10 100|01 101|00 110|00 111|11 Los ocho renglones bajo las variables de entrada designan todas las combinaciones posibles de 1 y 0 que pueden tomar las variables binarias. Los 1 y 0 para las variables de salida estn determinados por la sustraccin de x y z. Las combinaciones que tienen salida de toma z = 0 se reducen a las mismas cuatro condiciones del medio sumador. Para x = 0, y = 0 y z = 1, tiene que tomarse un 1 de la siguiente etapa, lo cual hace B = 1 y aade 2 a x. Ya que 2 0 1, D = 1. Para x = 0 y yz = 11, necesita tomarse otra vez, haciendo B = 1 y x = 2. Ya que 2 1 1 = 0, D = 0. Para x = 1 y yz = 01, se tiene x y z = 0, lo cual hace B = 0 y D = 0. Por ltimo, para x = 1, y = 1, z = 1, tiene que tomarse 1, haciendo B = 1 y x = 3 y, 3 1 1 = 1, haciendo D = 1. Los mapas de Karnaugh quedan de la siguiente manera:

El circuito lgico implementado con compuertas es el siguiente:

El circuito topolgico del restador completo es el siguiente:

APLICACIN DEL SUMADOR

Un ejemplo de aplicacin de un sumador completo y de un sumador en paralelo es un sencillo sistema de recuento de votos, que se puede utilizar simultneamente para proporcionar el nmero de votos afirmativos y el de negativos. Por ejemplo, este tipo de sistema podra utilizarse en una reunin de personas donde se necesite determinar de forma inmediata el nmero de opiniones favorables para tomar decisiones, o votar sobre determinados temas. En su forma ms sencilla, el sistema se compone de un interruptor para seleccionar las dos posibles opciones (afirmativa o negativa) de cada persona en la reunin y un display digital para mostrar el nmero de votos afirmativos, y otro para los negativos. El sistema bsico es para un nmero de seis personas, cada sumador completo puede generar la suma de hasta tres votos. La suma y el acarreo de salida de cada sumador completo se conecta a las dos entradas de menor orden de un sumador binario en paralelo. Las dos entradas de orden superior del sumador en paralelo se conectan atierra, ya que nunca existe la posibilidad de que la entrada binaria se mayor que0011. para este sistema bsico de seis posiciones, las salidas del sumador en paralelo se conectan a un decodificador BCD a 7 segmentos que controla el display. La resistencia entre las entradas de cada sumador completo y tierra a segura que cada entrada se encuentra a nivel BAJO cuando el interruptor esta en suposicin neutra. Cuando un interruptor se mueve a la posicin si o a la posicin no, se aplica un nivel de tensin ALTO (Vcc) a la entrada del sumador completo asociado.

2. utilizando los circuitos de las figuras 1, 2 y 3 del procedimiento muestre la tabla de la verdad para los diferentes valores de las entradas. Para la figura n1:

)( )

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

S 0 1 1 0 1 0 0 1

Cs 0 0 0 1 0 1 1 1

Para la figura n2: Cuando X=0:

)(

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

S 0 1 1 0 1 0 0 1

Cs 0 0 0 1 0 1 1 1

Para X=1:

( (

)( ) )( )

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

S 0 1 1 0 1 0 0 1

Cs 0 1 1 1 0 0 0 1

3. BIBLIOGRAFIA